Динамический логический элемент на мдп-транзисторах

(511 Н 03 К 19/О Я СТВ УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ САНИЕ ИЭОБ Н АВТОРСКОМУ СВИДЕ(56) 1. Валиев К.А. и др. Цифровые интегральные схемы на МДП-транзисторах.М., фСоветское радио" 1971,2 Патент Франции 9 2197281, кл. Н 03 К 19/08, 1974(54)(57) 1, ДИНАМИЧЕСКИЙ ЛОГИЧЕСКИИ ЭЛЕМЕНТ НА МДП-ТРАНЗИСТОРАХ, содержащий транзистор с индуцированным каналом и логическую транзисторную цепь на транзисторах с индуцированным каналом. затвор каждого из которых сое-. динен с соответствующим информационным входом логической транзисторной 801 058063 д цепи, управляющий вход которой соединен с входом первого тактового сигнала устройства, а выход - с стоком транзистора с индуцированным каналом и выходной шиной устройства, затвор транзистора с индуцированныМ каналом соединен с входом второго тактового сигнала устройства, а исток подключен к общей шине, о т л ич а ю щ н й с я тем, что, с целью повьадения быстродействия к каждому информационному входу устройства подключен исток соответствующего транзистора с встроенным каналом, сток которого соединен с соответствующим информационным входом логической транзисторной цепи, затворысех транзисторов с встроенным канаом соединены с затвором транзистораиндуцированным каналом.1058063 10 25 2, Элемент по п.1, о т л и ч а ю-, щ и й с я тем, что логическая транисторная цель содержит группу пааллельно соединенных транзисторов с индуцированным каналом, объединенные) стоки которых подключены к управляющему входу логической транзисторной цепи, а объединенные истоки - к выходу логической транзисторной цепи.3. Элемент по п.1, о т л и ч а ющ и й с я тем, что логическая транзисторная цепь содержит группу последовательно включенных транзисторовас индуцированным каналом, сток первого транзистора с нндуцированным ка налом подключен к управляющему входу логической транзисторной цепи, исток последнего транзистора с индуцированным каналом соединен с выходом логической транзисторной цепи.4. Элемент по п.1, о т л и ч а ющ и й с я тем, что логическая транзисторная цепь содержит группы параллельно включенных транзисторов с индуцированным каналом, в которых истоИзобретение относится к микроэлектронике, в частности к логическим элементам на ИДП-транзисторах, и может быть использовано при проектировании БИС. 5Известен логический элемент на ИДП-транзисторах, содержащий логичес. кую транзисторную цепь и транзистор с встроенным каналом, испольэуежй в качестве нагрузки 13.Недостатком указанного логического элемента является большая рассеиваемая мощность, снижение которой приводит к уменьшению быстродействия логического элемента.15Наиболее близким по технической сущности к предлагаемому является динамический логический элемент на ИДП-транзисторах, содержащий логическую транзисторную цепь, транзистор с встроенным каналом, используе- ф мый в качестве нагрузки, транзистор с индуцированным каналом, затвор которого подключен к входу тактового сигнала, а исток - к общей шине, сток транзистора с индуцированным каналом подключен к входу логической транзисторной цепи, выход логической транзисторной цепи, исток и затвор транзистора с встроенным каналом соединены с выходом динами ческого логического элемента на ИДП-транзисторах, сток транзистора с встроенным каналом соединен с шиной питания 2 3. ки и стоки транзисторов с индуцировангным каналом объединены друг с другом соответственно, объединенные истоки и стоки транзисторов с индуцированным каналом смежных групп соединены друг с другом соответственно, объединенные стоки транзисторов с индуцированным каналом первой группы подключены к управляющему входу логической транзисторной цепи, объединенные истоки транзисторов с индуцированным каналом последней группы подключены к выходу логической транзисторной цепи.5. Элемент п.1, о т л и ч а ющ и й с я тем, что логическая. транзйсторная цепь содержит группы после. довательно включенных транзисторов с индуцированным каналом, в которых стоки первых транзисторов с индуцированным каналом подключены к управляющему входу логической транзисторной цепи, а истоки последних транзисторов с индуцированным каналом - к выходу логической транзисторной цепи. Известный динамический логический элемент обладает ограниченнымбыстродействием.Цель изобретения - повышение быстродействия динамического логического элемента на МДП-транзисторах.Для достижения поставленной целив динамическом логическом элементена ИДП-транзисторах, содержащемтранзистор с индуцированным каналом и логическую транзисторную цепь,на транзисторах с индуцированным каналом, затвор каждого иэ которых соединен с соответствующим информационным входом логической транзисторнойцепи, управляющий вход которой соединен,с входом первого тактового сигнала устройства, а выход - с стокомтранзистора с индуцированным каналом и выходной шиной устройства, затвор транзистора с индуцированнымканалом соединен с входом .второготактового сигнала устройства, а исток подключен к общей шине, к каждому информационному входу устройстваподключен исток соответствующего транзистора с встроенным каналом, стоккоторого соединен с соответствующиминформационным входом логическойтранзисторной цепи, затворы всех транзисторов с встроенным каналом соединены с затвором транзистора с индуцированным.каналом,Логическая транзисторная цепь соДержит группу параллельно соединенных транзисторов с индуцированным каналом, объединенные стоки которых подключены к управляющему входу логической транзисторной цепи, а объединенные истоки - к выходу логической транзисторной цепи. 5Логическая транзисторная цепь содержит группу последовательно включенных транзисторов с индуцированным каналом, сток первого транзистора с индуцированным каналом под О ключен к управляющему входу логической транзисторной цепи, исток последнего транзистора с индуцированным каналом соединен с выходем логической транзисторной цепи. 15Логическая транзисторная цепь содержит группы параллельно включенных транзисторов с индуцированным каналом, в которых истоки и стоки тран. - зисторов с индуцированным каналом объединены друг с другом соответственно, объединенные истоки и стоки транзисторов с индуцированным каналом смежных групп соединены друг с другом соответственно, объединенные стоки транзисторов с индуцирован ным каналом первой группы подключены к управляющему входу логической транзисторной цепи, объединенные истоки транзисторов с индуцированным каналом последней группы подкюпочеиы ЗО к выходу логической транзисторной цепи.Логическая транзисторная цепь содержит группы последовательновключенных транзисторов с индуциро ванным каналом, в которых стоки первых транзисторов с индуцированным каналом подключены к управляющему входу логической транзисторной цепи, а истоки последних транзисторов с индуцированным каналом, - к выходу ,. 4 О логической транзисторной цепи.На фиг.1 представлена принципиальная схема динамического логического элемента на МДП-транзисторах на фиг.2-5 - варианты принципиальной 45 схемы логической транзисторной цепи.Динамический логический элемент на МДП-транзисторах содержит транэис. тор 1 с индуцированньва каналом и логическую транзисторную цепь 2, уп О равляющий вход 3 которой соединен с входом 4 первого тактового сигнала устройства, выход 5 логической транзисторной цепи 2 соединен со стоком 6 транзистора 1 с индуцированным каналом и выходом 7 динамического логического элемента на МДП-транзисторах. Затор 8 транзистора 1 с индуцированным каналом соединен с входом 9 второго тактового сигнала, а его исток 10 подключен к общей щине 11. К каждому информационному входу 121- -12 еи (д - количество входов устройства) подключены истоки 13 1 - 13 еи транзисторов 14:1 - 14 и с встроенным каналом, стоки 15:1 - 15 ии кото рых подключены к соответствующим информационным входам 16 1 - 16 и логической транзисторной цепи 2. Затворы 171 - 17 и транзисторов 14=1 - 14-. и с встроенным каналом подключены к затвору 8 транзистора 1 с индуцированным каналом.Логическая транзисторная цепь (фиг. 2) содержит группу параллельно включенных транзисторов 18:1 18:и с индуцированным каналом, истоки 19:1 - 19:и которых объединены и подключены к управляющему входу 3 логической транзисторной цепи, а стоки 20:1 - 20:и объединены и соединены с выходом 5 логической транзисторной цепи 2. Затворы 21=1 - 21:и транзисторов 18:1 - 18:и с индуцированным каналом соединены с соответствующими информационньпи входами 16:1 - 16 и логической транзисторной цепи 2.Логическая транзисторная цепь (фиг.3) содержит группу последовательно включенных транзисторов 22:1 - 22:и с индуцированным каналом, сток 24:1 первого транзистора 22:1 подключен к управляющему входу 3 логической транзисторной цепи 2, исток 23:и последнего транзистора 22 и с индуцированным каналом подключен к выходу 5 логической транзисторной цепи 2, затворы 25=1 - 25:и транзисторов 22=1 - 22:и с индуцированным каналом соединены с соответствующими информационными входами 16:1 - 16:и логической транзисторной цепи 2.Логическая транзисторная цепь (фиг. 4) содержит группы 26:1 - 26:ш параллельно включенных транзисторов 27:1 - 27: + Х + + Р с индуцированным каналом, где ш - число групп,, Р - число транзисторов с индуцированным каналом в соответствующей группе, причем 1 + ХР= = и. В группах 26:1 - 2 б=ш стоки 28:1 - 28 1+ Х9 и истоки 29:1 : 29 1 ++ Г транзисторов 27:1: 27 с 1+ Х Р объединяются друг с другом соответственно. Объединенные истоки групп 26:1 - 26:шсоединены с объединенными стоками групп 26:2 - 26:ш. Объединенные стоки 28:1 - 28:первой группы 26 е 1 соединены с управляющим входом 3 логической транзисторной цепи.Истоки 29 м 1 + Х + +1 29: 1 + Х Р последней группы 26-ш соединены с выходом 5 логичес" кой транзисторной цепи 2, затворы 30 а 1 - 30 = М + Х Р транзисторов 27 е 1 - 27:+ Ф ++ Р с индуцированным каналом соединены с соответствующими информационными входами 16 в 1 - 16: 1 + % Р логической транзисторной цепи 2.Логическая транзисторная цепь (фиг.5) содержит группы 31 1 - 31 шпоследовательно включенных транзисторов 32:1 - 32-1 + К+ +У с индуированным каналом, В каждой группетоки 331 - 33: 1 +1 первых транзисторов 321 - 32- 1 +,М1 с индуцированным каналом подключены к управляющему входу 3 логической транзисторной цепи 2, а истоки 34:.134: 1 + Ф Р последних транзисторов 32: 1 - 32: 1 + .1 с Ос индуцированным каналом - к выходу 5 ло гической транзисторной цепи 2. Затворы 35:1 - 35- 1 + %. Е транзисторов 32:1 - 32 1 +,1 с К с индуцированным каналом соединены с соот ветствующими информационными вхо дами 16:1 - 16 1+ 1 с +.,+ 1 логической транзисторной цепи 2.Динамический логический элемент на ИДП-транзисторах работает следующим образом. 20При подаче на вход 4 первого тактового сигнала устройства логического нуля, а на вход 9 второго тактового сигнала логической единицы транзис. тор 1 с индуцированным каналом открыт и на выходе 7 устройства устанавливается уровень логического нуля. Эа. тем на информационные входы 12:1 - 12:п поступает заданная комбинация логических переменных Х 1, ХХ на входе 4 первого тактового сигна ла формируется логическая единица, а на входе 9 второго тактового сигнала - логический нульЕсли комбинация входных переменных содержит хотя бы одну логическую единицу для параллельного включения транзисторов происходит переключение сигнала на выходе динамического логического элемента из состояния логического нуля в состояние логичес кой единицы, если все входные переменные Х, Х 2 у,Х.,равны нулю то состояние выхода динамического логи" ческого элемента не изменяется.Поскольку функционирование рас сматриваемого динамического логического элемента на МДП-транзисторах идентично при реализации логической транзисторной цепи. согласно принципиальным схемам (фиг.2-5 ), то рассмотрим работу устройства при реа лиэации логической транзисторной це пи 2 согласно принципиальной схеме, приведенной на фиг.2. Пусть комбинация входных переменных включает хотя бы одну логическую "1", предположим Х, Тогда назатворе 21:1 транзистора 18:1 с индуцированным каналом формируется напряжение, соответствующее логической ф 1" и этот транзистор открыт.При подаче логического нуля на вход9 второго тактового сигнала закрываются транзистор 1 с индуцированнымканалом и транзистор 12:1 с встроенным каналом. Сигнал логической "1"с входа 4 первого тактового сигналачерез открытый транзистор 18:1 с ин.дуцированным каналом передается навыход 5 логической транзисторнойцепи. Причем, так как транзистор12:1 с встроенным каналом закрыт,то на затворе 21:1 транзистора, 18:1с индуцированным каналом Формируется напряжение, соответствующее удвоенному напряжению логической единицы, Поскольку при этом переключение сигнала на выходе устройстваиз состояния логического нуля в сос-тояние логической единицы происхо-дит под действием большего токачерез транзистор 18:1 с индуцированным каналом, то быстродействие динамического логического элементаповышается,Если все переменный во входной комбинации равны нулю, то на затворе 21:1 транзистора 18-1 с индуцированным каналом формируется напряжение логического "0" и транзистор 181 закрыт. При подаче логического фОф на вход 9 второго тактового сигнала закрывается транзистор 18:1 с индуцированным каналом. При подаче логической "1" на вход 4 первого тактового сигнала поскольку транзистор .18-1 с индуцированным каналом закрыт) на стоке 20:1 прн выходе 5 логической транзисторной цепи и выходе 7 дина-. мического логического элемента на ИДП-транзисторах сохраняется уровень логического нуля. Подключение окрытого транзистора 141 с встроенным каналом к затвору 21:1 транзистора 18:1 с индуцированным каналом снижает уровень помехи на выходе 5 логической транзисторной цепи.1058063 Составитель А,МезенцевРедактор С.Квятковская Техред Т. ФантаКоррект оаэи . Заказ 9600 5 илиал ППП "Патентф, г, Ужгород, ул, Проектная, 4 Тираж 936 Вниипи Государств по делам изобрете 113035, Москва, Ж Подписноенного комитета СССРий и открытий35, Раушская наб., д. 4/