Многофункциональный логический элемент на мдп-транзисторах

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 9) 8 А К 19/О ПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ ЬСТВУ ыхи ч УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИИ(56) 1. Авторское свидЕтельство СССР М 851397, кл, Н 03 К 19/08, 1981.2. Каталог элементов ХА 3.487 152 ЭЗ .(54) (57) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА МДП-ТРАНЗИСТОРАХ, содержащий первый, второй и третий инФормационные транзисторы н -типа, включенные последовательно, четвертый, пятый и шестой информационные транзисторы и -типа, включенные после-. довательно, четыре входные шины, шины прямого и инверсного сигнала управления, о тл и ч а ю щ и й с я тем, что, с целью повышения надеж.ности, первый, второй и третий информационные транзисторы включены между выходной и общей шинами, четвертый, пятый и шестой информационные транзисторы включены между выходной и общей шинами, первый, второй и тре" , тий нагрузочные транзисторы р-типа включены последовательно между шиной источника питания и выходной шиной, четвертый, пятый и шестой нагруэочные транзисторы р -типа включены последовательно между шиной источника питания и выходной шиной, сток первого блокирующего транзистора р-типа соединенф с шиной источника питания, а исток подключен к стоку третьего нагрузоч-, ного транзистора р"типа, сток первого коммутирующего транзистора р-типа подключен к стоку второго нагрузочного транзистора р -типа,а исток соединен со стоком шестого нагрузочного транзистора р-типа, сток второГо коммутирующего транзистора р-типа подключен к стоку пятого нагрузочного транзистора р-типа, а исток соединен с выходной шиной, сток второго блокирующего транзистора и -типа соединен с общей шиной, а исток подключен к стоку первого инФормационного транзистора П-типа, сток третьего коммутирующего транзистора и -типа подключен к стоку второго информационного транзистора п-типа, а истокк стоку четвертого информационного транзистора п-типа, сток четвертого коммутирующего транзистора и-типа подключен к стоку пятого нагрузочного транзистора р-типа, а исток соединен с выходной шиной, сток второго блокирующего транзистора и-типа .соединен с общей шиной, а исток подключен к стоку первого информационного транзистора п-типа, сток третьего коммутирующего транзистора п-типа подключен к стоку второго ин. формационного транзистора,п-типа, а исток - к стокучетвертого информационного транзистора и-типа, сток четвертого коммутирующего транзистора л -типа подключен к стоку пятого информационного транзистора п-типа, а исток соединен с выходноййшивой, затворы первого нагрузочного транзистора р-типа и третьего информационного транзистора и-типа соединены с первой входной шиной, затворы второго нагрузочного транзистора р-типа и второго информационного транзистора ,и-типа соединены с второй входной ши ной, затворы пятого нагрузочного транзистора р-типа .и пятого информационного транзисгрра в-типа соединены с третьей входной шиной, затворы шестого нагрузочного транзистора р-типа и четвертого информационного транзистора и-типа соединены с четвертой входной шиной, затворы первого и шестого информационн тран" зисторов о-типа и третьего етвер1064470 10 15 20 того нагрузочных транзисторов Р-типасоединены с шиной прямого сигналауправлениязатворы коммутирующих 1Изобретение относится к вычислительной технике и может быть использовано при разработке универсальныхи специализированных цифровых вычислительных машин.Известен многофункциональный логический элемент, содержащий дваэлемента равнозначности и элЕмент И,элемент НЕ, причем каждый .элементравнозначности имеет один информационный и один управляющий входы,входы элементов равнозначности подключены к.входам элемента И, выходкоторого соединен с нрямым выходомлогического элемента и с входомэлемента НЕ, выход которого связан синверсным выходом логического элемента Г 13,Недостатком известного устройства является, низкая надежность схемы,в виду большого числа аппаратныхсредств, что определяется избыточной Функциональной возможностьюданного устройства.Наиболее близким к предлагаемомуявляется многофункциональный логический элемент на МДП-транзисторах,содержащий первый, второй и третий,информационные транзисторы п -типа,включенные последовательно, четвертый, пятый и шестой информационныетранзисторы п-типа, включенные последовательно,четыре входныешины,шиныпрямого и инверсного сигнала управления 2 .Недостаток указанного элементанизкая надежность в виду большогочисла компонентов схемы.Цель изобретения - повышениенадежности.Поставленная цель достигаетсятем, что в многофункциональном логическом элементе на МДЩ-транзисторах, содержащем первый, второй итретий информационные транзисторып-типа, включенные последовательно,четвертый, пятый и шестой информационные транзисторы я -типа, включенные последовательно, четыревходные шины, шины прямого и инверсного сигнала управления, первый,второй и третий информационные транзисторы включены между выходной иобщей шинами, четвертый, пятый ишестой информационные транзисторывключены между выходной и общей шии блокирующих транзисторов соединеныс шиной инверсного сигнала управления. 2нами, первый, второй и третий нагрузочные транзисторы р -типа включены последовательно между шиной источника питания и выходнойшиной, четвертый, пятый и шестой нагрузочные транзисторы р -типа включены последовательно между шиной источника питания и вы" ходной шиной, сток первого блокирующего транзистора р-типа соединен с шиной источника питания, а истокподключен к стоку третьего нагрузочного транзистора р-типа, сток первого коммутирающего транзистора р -типаподключен к стоку второго нагрузочного транзистора р-типа, а исток соединен со стоком шестого нагрузочного транзистора р -типа, сток второго коммутирующего транзистора р-типа подключен к стоку пятого нагрузочного транзистора р-типа, а исток соединен свыходной шиной, сток второго блокирующего транзистора л-типа соединен собщей шиной, а исток подключен к сто ку первого информационного транзистора и -типа, сток третьего коммутирующего транзистора й типа подключен ,стоку второго информационного транзистара и -типа, .а исток - кстоку четвертого информационноготранзистора о-типа, сток четвертого 30 коммутирующего транзистора и -типаподключен к стоку пятого нагрузочного транзистора р-типа, а истоксоединен с выходной шиной, сток второго блокирующего транзистора П -типа 35 соединен с общей шиной, а истокподключен к стоку первого Информационного транзистора и -типа, стоктретьего коммутирукаего транзистораи-типа подключен к стоку второго 40 информационного транзистора п -типа,а исток - к стоку четвертого информационного транзистора и -типа, стокчетвертого коммутирующего транзистора и -типа подключен к стоку пято гО информационнОГО транзистОра и типа, а исток соединен с выходной шиной, затворы первого нагрузочноготранзистора р -типа и третьего информационного транзистора п -типа соединены с первой входной шинойзатворы второго нагрузочного транзисторар-типа и второго информационноготранзистора и-типа соединены с второй входной шиной, затворы пятогонагрузочного транзистора р"типа и1064470 ВНИИПИ Заказ 10361/5 ираж 936 Подписи ал ППП "Патентф, г.у л.Проектная,4 пятого информационного транзистора и-типа соединены с третьей входной Виной, затворы шестого нагруэочного транзистора Р -типа ичетвертого информационного транзистора и -типа соединены с четвертой входной шиной, затворы первого и шестого информа" ционных транзисторов и-типа и третьего и четвертрго нагрузочных транзисторов р-типа соединены с шиной прямого сйввала управления, затворы коммутирующих .и блокирующих транзисторов соединены с шиной инверсного сигнала управления.На чертеже представлена принципиальная схема предлагаемого многофункционального логического элемента а ИДП-транзисторах.Транзисторы 1-3 и -типа включены последовательно между собой,транзис-. торы 4-бп -типа включены последовательно между собой, транзисторы 7-9 и-типа включены последовательно между собой, транзисторы 10-12 р -типа включены последовательно между, собой, сток транзистора 13 р -типа подключен к стоку транзисТора 9, сток тоанэистооа 14 р -типа подключен к стоку тюанзистооа 8, а исток - к стоку транзистора 12, сток тьанзистооа 15 О-.типа подключен к стоку. Транзистора 11,исток транзистора 16 и-типа под-ключен к стоку транзистора 1, сток транзистора.,17 р -типа подключен к стоку транзистора 2, а исток - к ,стоку транзистора 4, сток транзистора 18 и -типа подключен к стоку транзистора 5, стоки транзисторов 3, б и 16подключены к общей шине 19, истокитранзисторов 1, 4, 9, 12, 15 и 18соединены с выходной шиной 20, стокитранзисторов 7, 10 и 13 подключены кшине 21 источника питания, затворытранзисторов 3 и 7 соединены с первойвходной шиной 22, затворы транзисторов 2 и 8 - с второй входной шиной23, затворы транзисторов 5 и 11 - с о третьей входной шиной 24, затворытранзисторов 4 и 12 - с четвеотввходной шиной 25, затворы транзисторов 1, б, 9 и 10 подключены к шине26 прямого сигнала управления, затво ры транзисторов 13-18 подключены кшине 27 инверсного сигнала управления.Устройство работает следующимобразом.На шину 27 подается инверсный сигнал по отношению к сигналу на шине26, поэтому группы транзисторов 1, 6,13, 14, 15 и 9, 10, 16, 17, 18работают в противофазе. Если включена первая группа транзисТоров (сигнал 25 на шине 26 равен 17; с:1), то много. функциональный элемент выполняет ло.гическую функцию И 2-ИЛИ-НЕ 2, есливключена вторая группа транзисторов,то выполняется логическая функция 3 О ИЛИ 2-6-НЕ 2.Технико-зкономический эффект отиспользования предлагаемого устройствазаключается в повышении надежностивследствие увеличения выхода годныхизделий, так как количество транзисторов в устройстве уменьшается.