Приемник для рельсовой цепи

,ЯО 1470597 0 4 В 61 1. 23 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ ЛИТВУ Н АВТОРСКОМУ СВИ ИЕМНИК ДЛЯ РЕЛЬСОВОЙ ЦЕПИ(57) Изобретение относится железнодорожной автоматики применено для контроля сост вой линии. Цель изобретения надежности. Указанная цел тем, что каждый канал обра имеет блок вычисления разн элементы 14 и 15 памяти, тай формирователи 18 и 19 импул ские элементы ИЛИ-НЕ, об надежную работу путевого и воздействии импульсных пом тока при шунтовом режиме р 1 ил. женеров же еляковес СССР25,02.87(71) Московский инлезнодорожного тран(72) В. М. Лисенкови Хосе де Хесус Кол.8)етельство1. 23/16 к устроиствам и может быть ояния рельсо - повышение ь достигается ботки сигнала ости сигналов, меры 16 и 17, ьсов и логичееспеч ива ющие риемника при ех от тягового ельсовой цепи.5 10 15 20 25 30 35 40 45 Формула изобретения 50 55 1Изобретение относится к устройствам железнодорожной автоматики и может быть применено для контроля состояния рельсовой линии.Цель изобретения - повышение надежности,На чертеже представлена функциональная схема предлагаемого устройства,Приемник содержит последовательно соединенные фильтр 1, детектор 2 огибающей, интегратор 3, элемент 4 задержки,К выходу интегратора 3 подключены входы первого 5 и второго 6 каналов обработки сигнала, выходы которых соединены с входами выходного элемента 7 фиксации, выполненного по схеме асинхронного Й 5- триггера. Каждый из каналов содержит блоки 8 и 9 вычисления разности сигналов, входы каждого из которых соединены с входом своего канала и с выходом элемента 4, а выходы - с одним из входов компараторов 10 и 11, к другим входам каждого из которых подключены источники 12 и 13 опорного сигнала, элементы 14 и 15 памяти, к одному из выходов каждого из которых подключены таймеры 16 и 17, к другому - формирователи 18 и 19 импульсов, логические элементы ИЛИ-НЕ 20 и 21 и вторые элементы 22 и 23 задержки. Формирователи8 и 19 могут быть выполнены в виде цепочки из логических элементов ИЛИ-НЕ 24 и 25 третьих элементов 26 и 27 задержки и элементов И-НЕ 28 и 29.Приемник работает следующим образом.При свободной и исправной рельсовой линни полезный сигнал контроля состояния рельсовой линии проходит через фильтр 1, выпрямляется детектором 2 огибающей и интегрируется в блоке 3. Выходной Я 5-триггер 7 находится в состоянии логической 1 и на выходе устройства имеет место высокий потенциал,При вступлении поезда на рельсовую линию происходит резкое уменьшение уровня огибающей полезного сигнала на выходе интегратора 3, Блоки 8 и 9 вычисления разности сигналов определяют разницу между текущим и задержанным на время значениями сигнала, При этом блок 9 вычисляет разницу между задержанным на т У(1 - т) и текущим значениями сигнала У(1) и на его выходе имеется положительная разность сигналов: Блок 8 наоборот вычисляет разницу между текущим У и задержанным на время т значениями сигнала и на его выходе разность отрицательная. Этот отрицательный сигнал запирает компаратор 10, тем самым выключая свой канал. Положительный сигнал на входе компаратора 11 сравнивается со значением опорного сигнала от источника 13,В случае, если разность И(1 в ) - ИЯ превышает значение порогового уровня эталона, на выходе компаратора 11 появляется сигнал, переключающий триггер элемента 15 памяти в положение О. Потенциал логическойна выходе элемента 15 запускает таймер 17. По истечении заданного времени работы Т таймером 17 вырабатывается управляющий импульс, переводящий триггер 7 выходного элемента в состояние логического О, чем фиксируется занятое состояние рельсовой линии. Время Т работы таймера значительно превышает длительность импульсной помехи (Т 4,) . Управляющий импульс таймера 17, задержанный вторым элементом 23 на время т, через логический. элемент ИЛИ-НЕ 21 сбрасывает в исходное состояние триггер 15 и таймер 17. Таким образом, канал 6 подготовлен для приема и обработки новой информации.Работа приемника при воздействии импульсных помех от тягового тока и при кратковременной потере шунта. Пусть в случае шунтового режима рельсовой линии на вход приемника поступает помеха длительностью 4,. Передний фронт импульсной помехи фиксируется блоком 8, вычисления разности сигналов, При превышении разностью У(1) - 0(1 - т) уровня эталонного сигнала компаратор 10 переводит триггер 14 элемента памяти в состояние логической единицы и запускает таймер 16, Второй канал 5 переходит в рабочее состояние. От заднего фронта импульсной помехи открывается компаратор 11, переводя в состояние логической 1 элемент 15 и запуская таймер 17. Одновременно высокий потенциал на выходе компаратора 11 через логический элемент ИЛИ-НЕ 20 сбрасывает элемент 14 и таймер 16 канала 5 в исходное состояние. После сброса элемента 14 на выходе формирователя 18 через время т появляется короткий импульс. Этот импульс через логический элемент ИЛИ-НЕ 21 первого канала 6 сбрасывает элемент 5 и таймер 17. Вся схема возвращается в исходное состояние, а триггер 7 элемента фиксации своего состояния не меняет. Таким образом, исключаются. ложные переключения выходного триггера, чем повышается надежность и безопасность работы рельсовых цепей.Для исправного состояния рельсовой линии переход из положения Занято в положение Свободно и исправно фиксируется вторым каналом 5 аналогично описанному для первого канала обработки сигнала. Приемник для рельсовой цепи, содержащий последовательно соединенные фильтр, детектор огибающей, интегратор, выход которого связан с одним из входов блоков вычисления разности, выходы каждого из которых соединены с одним из входов одного и другого компараторов, к другому входу каждого из которых подключены источники опорного сигнала, а выходы связаны с эле1470597 Составитель В. СкориковРедактор М. Бла нар Техред И. Верес Корректор О. КравцоваЗаказ 1401/20 Тираж 431 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж - 35, Раушская наб., д. 4,5Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 1 О 1 3ментом фиксации, отличающийся тем, что, с целью повышения надежности, он снабжен элементами ИЛИ-НЕ, формирователями импульсов, таймерами, элементами задержки, первый из которых входом подключен к выходу интегратора, а выходами - к вторым входам одного и другого блоков вычисления разности, элементами памяти, прямые входы каждого из которых подключены соответственно к выходам одного и другого компараторов, к которым подключены одни из входов соответственно одного и другого элементов ИЛИ-НЕ, а прямые выходы - к одному из входов одного и другого таймеров, другие входы каждого из которых и инверсные входы первого и второго элементов памяти подключены к выходам соответственно одного и другого элементов ИЛИ-НЕ, вторые входы каждого из которых подключены соответственно к инверсным выходам второго и первого элементов памяти через формирователи импульсов, третий вход - соответственно к выходам одного и другого таймеров через 10 второй и третий элементы задержки, а к одному и другому входам элемента фиксации - непосредственно.