Устройство для вычисления функции арксинуса

,80 94006 Р 754 ОСУДАРСТВЕННЫЙ НОМИТЕТО изОБРетениям и ОчнРцтиямРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ф(56) Авторское свидетельство СССРВ 935949, кл. С 06 Р 7/548, 1980.Авторское свидетельство СССРВ 1168921, кл. С 06 Г 7/548, 1984(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ УНКЦИИ АРКСИНУСА(57) Изобретение относится к вычислительной технике и может быть использовано в ЭВ и системах, Целью .изобретения является увеличение точности. Устройство содержит вход 1аргумента, регистр 2 арг мента, блок3 вычисления функции 1-Х , блоки4-6 памяти, группу 7 элементов ИЛИ,регистры 8, 9, накапливающий сумматор 10, сдвигающий счетчик 1, выход.12, элементы И 13, 14, 1 ил.Изобретение относится к вычисли-тельной технике и может быть использовано в ЭВМ и системах.Целью изобретения является увеличение, точности,5На чертеже представлена блок-схе"ма устройства.Устройство содержит вход 1 аргумента, регистр 2 аргумента, блок 3вычисления функции 1-Х , блоки 4-6апамяти, группу 7 элементов ИЛИ, регистры 8 и 9, накапливающий сумматор 10, сдвигающий счетчик 11, выход 12, элементы И 13 и 14,Устройство работает следующим образом,Аргумент Х поступает на вход 1аргумента устройства. По сигналу Спроисходит запись аргумента Х в ре"гистр 2, старшие ш разрядов которогоподключены к входу блока 4 памяти.В блоке 4 памяти хранится таблицазначений функции агсюп Х,фТ . Поэтому сигналу с блока 4 памяти считывается опорное значение У (Х, -старшие ш разрядов величины Х). Одновременно Х поступает на вход блока вычисления фукнции 1-Х и посигналу С, заносится в приемный регистр этого блока. Величина У, поступает на вход блоков 5 и 6 памяти. Вблоке 5 памяти хранится таблица значений функции (- з 1.п У ), а в блоке6 памяти - таблица значений функции35соз У,. Значение этих функций дляконкретного У по сигналу С, считывается из укаэанных блоков памятии записывается в регистры 8 и 9, Кроме того, значение У через элементы 40ИЛИ группы 7 заносится в сумматор10 в качестве начального значения.По окончании сигнала С, предварительный этап заканчивается. Далее повто-.ряется М циклов определения (М - 45разрядность значения функции). Вычисления начинаются со старших разрядовХ и Д-Х . Так как для каддого рааряда выполняются одни и те же дейстто рассмотрим процесс для одного цикла,В К-м цикле по сигналу С числоиз регистра 9, если К-й разряд Х ра"вен единице,.:или нуль, если К-й разряд равен нулю, поступает на сумматор 10 и складывается с содержимымсумматора. По заднему фронту сигналаС результат фиксируется в регистресумматора 10. Сумматор 10 является накапливающим, По сигналу С в зависимости о значения К"го разряда величины 1-Х значение регистра поступает на сумматор 10 (К-й разряд равен 1) или не пост пает на сумматор 10 (К-й разряд 1-Х равен О). Далее считанное число либо нуль вычитается из содержимого сумматора 10. По заднему фронту сигнала С результат вычитания фиксируется в регистре сумматора 10.Чтобы операцию вычитания заменить операцией сложения, значение функции хранится в блоке 5 памяти со знаком минус. Одновременно по сигналу С со 3 держимое регистра 2 сдвигается в сторону старших разрядов на один разряд. В этом случае на выходе последнего старшего разряда присутствует значение (К+1)-го разряда, что позволяет без изменения номера выходного триггера последовательно анализировать . разряды величины Х, начиная со стар- щего.По сигналу С происходит сдвиг содержимого регистра сумматора 1 О и счетчика 1 1 иа один разряд в сторону старших разрядов. Одновременно происходит запись уходящего старшего разряда регистра сумматора 10 в освобождающийся младший разряд счетчика 11. Фактически счетчик., 11 и регистр сумматора 10 образуют один регистр для хранения результата, Причем старшая часть хранится в счетчике 11, а младшая - в регистре сумматора 10, Необходимость использовать для хранения старшей части результата счетчика обусловлена особенностью умножения, начиная от старших разрядов множителя со сдвигами в сумматореВ этом случае в старшие уходящие из сумматора разряды необходимо добавлять перенос, что и осуществляет счетчик. В нашем случае это .осуществляется за счет связи выхода переноса сумматора 10 со счетным входом счетчика 11. По окончании М циклов в счетчике 11 хранится М разрядов величины арксинуса.Формула изобретенияУстройство для вычисления функции арксинуса, содержащее регистр аргумента; первый и второй блоки памяти, накапливающий сумматор, первый и втоСоставитель А. ЗоринТехред М.Ходанич Корректор СеЧерни Редактор ОеЮрковецкая Заказ 7489/47 Тираж 667 Подписное ВНИИПИ ; о:.ударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/51;ронзводс-,зенно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Э 145 рой регистры, причем вход аргумента устройства соединен с информационным входом регистра аргумента, выход старших разрядов которого соединен с адресным входом первого блока памяти, отличающееся тем, что, с .целью увеличения точности, в него введены третий блок памяти, два элемента И, группа элементов ИЛИ, сдвигающий счетчик и блок вычисления функции И-Хе, приееи выход стериего разряда регистра аргумента соединен с первым входом первого элемента И, выход первого блока памяти соединен с адресными входами второго и третьего блоков памяти и поразрядно с первыми входами соответствующих элементов И 1 й группы, выходы второго и третьего блоков памяти соединены с информационными входами соответст" венно первого и второго регистров, выходы которых поразрядно соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с информационным входом накапливающепо сумматора, выход старшего разряда которого соединен с последовательным входом сдвигающего счетчика,Фсчетный вход и выход которого соединены соответственно с выходом переноса накапливающего сумматора и выхо 69504дом старших разрядов арксинуса устройства, последовательный и параллельный выходы блока вычисления функции .ЬХ соединены соответственнос первым входом второго элемента И ивыходом функции 1-Х устройства, выходы первого и второго элементов Исоединены с входами разрешения считывания соответственно второго и первого регистров, вход аргумента устройства соединен с входом арг ментаблока вычисления функции 1-Х , входпервого тактового импульса устройст ва соединей с входами разрешения записи регистра аргумента, первого ивторого регистров и блока вычисленияфункции 1-Х и входами разрешениясчитывания всех блоков памяти, входвторого тактового импульса устройства соединен с вторым входом первогоэлемента И, вход третьего тактовогоимпульса устройства соединен с вторым входом второго элемента И, так товым вхо ом блока вычисления функции 1-Х и входом сдвига регистрааргумента, вход четвертого тактовогоимпульса устройства соединен с входами сдвига информа ии в блоке вы- ЭО числения функции 1-Х , сдвигающегосчетчика и накапливающего сумматора,вход синхронизации которого соединен с тактовым входом устройства.