Передача с гибкой связью

Номер патента: 640434

Опубликовано: 30.12.1978

Авторы: Зайцев, Семаков

МПК: H03M 13/51

Метки: информации, исправления, каналах, ошибок, передачей, побайтной, связи

...являются,выходами блока 8,преобразования синдрома в вектор ошибками, и выходы 2 б - 28.Устройство работает следующим образом.Байты поступают на входы 1 б - 18 устройства поочередно с тактом в одну единицувремени и подаются в буферные регистры 1 - 3:и ячейки 19 - 25 кольцевого регистра 7. Перед началом приема кольцевой регистр 7 обнуляется.,Рассмотрам,ход вычисления синдрома. Число элеМентов обидрома равно числустирок проверочной матрицы, и каждый элемент определяется как результат сложения по модулю два содержимого тех разрядов кода, которые отмечены елиницами в соот ветствующей строке проверочной,матрицы,Проверочная матрица,кола имеет вид 5 О , 5"1110 где Н, - приведенная исходная подматрица(Размер байта Ь = 3, число байтов 202...

Номер патента: 657635

Опубликовано: 15.04.1979

Авторы: Андрущенко, Глушков, Ключко, Ларин, Попов

МПК: H04L 1/16

Метки: данных, двум, информации, каналам, обратной, параллельным, передачи, приема, решаюшей, связи, связью, системе

...выходовблоков 1 и 2 не ПОступаЕот сигналыотбраковки,Данной кодовой комбинации. Э 0С ОкОнчаиием ВВОда информационе 1 ОЙчасти В накопители 4 и 5 импульс синхронизации закрыВает ключевые блОки9 и 10, запрещая прОхОжДение прОВеДОчных элементОВ на выхОД блОкОВ 1 и 862 и осуществляет задержку записанныхн накопителях 4 и 5 комбинаций дозавершения цикла. проверки.СИГНад ттнЕСраБНЕНИЕтт, НЫраба-.тываемый сумМатсром б и з аписа 1 ый 40в триггера 12 блока опроса 7, черезэлемент И 13 не попадает на выходыэлемента И 14, реализующий операциюзапрета Всякий раз, когда имеется хотя бы один пз сигналон отбраковкиданной комбинации н блоках 1 или 2.Сигнал О Необходимоси переспросакОДОБОЙ кОмбинации Для блОка 3 Вырабатывается В тех случаях, когда...

Номер патента: 660288

Опубликовано: 30.04.1979

Авторы: Андрущенко, Глушков, Комиссаров, Табатчиков, Федоренко

МПК: H04L 1/16

Метки: данных, двум, информации, каналам, обратной, параллельным, передачи, приема, решающей, связи, связью, системе

...(БПД) 1 и 2в последовательном коде поступают в 15накопители 4 и 5. Одновременно происходит поразрядное сравнение всех раз -рядов кодовой последовательности всумматоре по модулю два б, выход которого подключен к входу логической 20схемы 7.На вь 3%оде схемы 142 и только 2сигнал появляется только тогда,когда на входах ее имеется любаякомбинация только из двух сигналов,т.е.сигнал верно из БПД 1 и сигнал верно из БПД 2, либо сигналверно из БПД 1 и сигнал несовпадения с выхода сумматора по модулю дваб, либо сигнал верно из БПД 2 исигнал несовпадения с выхода сумматора по модулю два б. При наличииодного любого из перечисленных сигналов или всех трех сигналов на входесхемы 2 и только 2, на выходеее сигнал не появляется,35Сигнал на...

Номер патента: 866767

Опубликовано: 23.09.1981

Авторы: Евланов, Золотоносов, Иванов

МПК: H04L 1/16

Метки: данных, двум, информации, каналам, обратной, параллельным, передачи, приема, решающей, связи, связью, системе

...входу логической схемы, первы вход элемента ИЛИ объединен с управляющим выходом блока повышения достоверности и входам анализаторе плотности ошибок, выход которого подключен ко вт рому входу элемента ИЛИ, кроме того, анализатор плотности ошибок содержит последовательно соединенные регистр, ре версивный счетчик и декодер, выход кото рого является выходом анализатора плотности ошибок, вход регистра объединен с дополнительным входом ревесивного счетчика и является входом анализатора плот ности ошибок, а на входы "Сброс" регистра поданы тактовые импульсы.На чертеже представлена структурно- электрическая схема устройства.Устройство для приема информации по двум пераллельным канелем связи в системе передачи данных с решающей обратной связью...

Номер патента: 1008918

Опубликовано: 30.03.1983

Авторы: Афанасьев, Крупецкий

МПК: H04L 1/16

Метки: данных, двум, информации, каналам, обратной, параллельным, передачи, приема, решающей, связи, связью, системе

...сумматор по модулю два и четвертый накопитель, к второму входу которого, а также к второму входу третьего нахопителя подключены выходы блока управления повторением кодовых комбинаций, при этом вторые входы второго и третьего сумматоров по модулю два объединены соответственно с первым и вторым входами первого сумматора по модулю два, выход которого подключен к первым входам второго и третьего. элементов И, вторые входы которых являются входами стирания устройства, а выходы третьего и четвертого накопителей подключены соответственно к первому.и второму входам коммутатора, выходы которого подклю чены к входам первого и второго блоков повышения достоверности, причем третий и четвертый входы коммутатора являются информационными входами...