Устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью

(5 Ц Я. Кл,Н 04 Ь 1/16 Государственный комитет СССР по делам изобретений и открытий,(088.8) Дата опубликования описания 3004.79(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ ПО ДВУМ ПАРАЛЛЕЛЬНЫМ КАНАЛАМ СВЯЗИ В СИСТЕМЕ ПЕРЕДАЧИ ДАННЫХ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ Изобретение относится к передаче данных.По основному авт.св.Р 473314 известно устройство для приема информации по двум параллельным каналам связи в 5 системе передачи данных с решающей обратной связью, содержащее блок повышения достоверности в каждом каналесвязи и блок управления повторением кодовых комбинаций, информационный 1 Овыход каждого блока повышения достоверности подключен к входу соответствующего накопителя и к соответствующему входу сумматора по модулю два, управляющий выход - к соответствующему входу логической схемы, включенной на выход сумматора по модулюдва, при этом выходы каждого накопителя подключены к соответствующим входамрегистра выдачи информации через ключевой блок, управляемый логическойсхемой, один из выходов которой подключен к управляющему входу блока управления повторением кодовых комбинаций Щ, 25 Однако в известном устройстве недостаточная точность приема. Цель изобретения - повышение точности приема. ЗОДля этого в устройство длн приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью, содержащее блок повышения достоверности в каждом канале связи и блок управления повторением кодовых комбинаций, информационный выход каждого блока повышения достоверности подключен к входу соответствующего накопителя и к соответствующему входу сумматора по модулю два, управляющий выход - к соответствующему входу логической схемы, включенной на выход сумматора по модулю два, при этом выходы каждого накопителя подключены к соответствующим входам регистра выдачи информации через ключевой блок, управляемый логической схемой, один из выходов которой подключен к управляемому входу блока управления повторением кодовых комби наций, введены блок памяти и компараторы, выходы которых подключены. к вхо; дам блока памяти и к управляющим входам ключевых блоков,при этом выход блока памяти соединен с первыми входами компараторов,к вторым и третьим входам которых подключены соответственно выходы логической схемы и дополнительные выходы накопителей.На чертеже изобракена структурнаяэлектрическая схема предлагаемогоустройства,Устройство содержит блоки повышения достоверности , 2, блок управления 3 повторением кодовых комбинаций,накопители 4,5, сумматор по модулюва 6, логическая схема 7, компара,оры 8, 9, блок памяти 10, ключевыеблоки 11, 12, регистр 13 выдачи инФормации,Устройство работает следующим 1 Ообразом,Двоичные символы кодовых комбинаций с информационных выходов блоковповышения достоверности (БПД) 1 и 2в последовательном коде поступают в 15накопители 4 и 5. Одновременно происходит поразрядное сравнение всех раз -рядов кодовой последовательности всумматоре по модулю два б, выход которого подключен к входу логической 20схемы 7.На вь 3%оде схемы 142 и только 2сигнал появляется только тогда,когда на входах ее имеется любаякомбинация только из двух сигналов,т.е.сигнал верно из БПД 1 и сигнал верно из БПД 2, либо сигналверно из БПД 1 и сигнал несовпадения с выхода сумматора по модулю дваб, либо сигнал верно из БПД 2 исигнал несовпадения с выхода сумматора по модулю два б. При наличииодного любого из перечисленных сигналов или всех трех сигналов на входесхемы 2 и только 2, на выходеее сигнал не появляется,35Сигнал на выдачу подтвержденияправильно принятой кодовой комбинации (квитанция), вырабатываемый схемой 14, поступает на вход блока управления 3 повторениями и одновременнона входы схемы И 15, И 16, на вторые 40входы которых поступают сигналыверно из ЬПД 1 и ЬПД 2 соответственно. Если сигнал верно поступает только из БПД 1, то сигнал опросавыделяется только на выходе схемы 45И 15. Если сигнал верно поступает только из БПД 2, то сигнал опроса выделяется только на выходе схемы И 16. Если сигнал верно поступил из БПД 1 и БПД 2 и кодовые комбинации поразрядно совпали, то схемаИ 15 вырабатывает сигнал опроса, поступающий на вход компаратора 8 и наинверсный вход схемы И 16, запрещающая сигнал на ее выходе, 55Если сигнал верно поступил изБПД 1 и БПД 2 и произошло несовпадение н каком-чибо разряде кодовои комбинации, г на ныходе ,мматора по модулю дна б появился сигнал несовпадение, то на выходе схемы 14 сигналне появится, блок управления 3 повторениями квитанцию не выдает, навыходах схем И 15 или И 16 сигналыопроса не появляются.Циклическии номер сообщения с выходов накопителей 4, 5 поступает нагервые входы компараторов 8, 9, Наих вторые входы поступает циклическийномер из блока памяти 10, На третьивходы поступают сигналы опроса с выходов схем И 15, И 16. При совпадении циклического номера сообщения,поступившего из накопителей, с ожидаемым номером из блока памяти, на выходе соответствующего компаратора повляется сигнал съем, открывающийлючевые блоки 11 или 12 и разрешающий выдачу информации из накопителя4 или 5 потребителю через регистр 13выдачи информации. Одновременно сигналс выхода компаратора 8 или 9 поступает на вход блока памяти 10 и записывает в нем циклический номер следующего ожидаемого сообщения, тем самымподготовив устройство к приему новогосообщения, При несовпадении циклического номера сообщения, поступившего изнакопителей, с ожидаемым номером изблока памяти, сигнал съем навыходах компараторов не вырабатывается, и информация из накопителейпотребителю не выдается,Формула изобретенияУстройство для приема информациипо двум параллельным каналамсвязив системе передачи данных с решающейобратной связью по авт.св,9473314,о т л и ч а ю щ е е с я тем, что,с целью повышения точности приема,введены блок памяти и компараторы,выод которых подкенблока памяти и к управляющим нхо -дам ключевых блоков, при этом ньход блока памяти соединен с пернмивходами компараторон, к вторым итретьим входам которых подключенысоответственно выходы логическойсхемы и дополнительные выходы накопителей,Источники инФормации, принятыево внимание при экспертизе1, Авторское свидетельство СССР9473314, кл. Н 04 Ь 1/16, 1972.,ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113935, Москва, Ж, Раушская наб., д.4/5