Устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью

Союз СонетскнкСоциалистическихРеспублик 1 ц 866767 ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет ао делам изобретений н открытий(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ ПО ДВУМ ПАРАЛЛЕЛЬНЫМ КАНАЛАМ СВЯЗИ В СИСТЕМЕ ПЕРЕДАЧДАННЫХ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ технике Изобретение относится к пе. редачи данных.По основному авт, св.473314 известно устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей об 5 ратной связью, содержащее блок повышения достоверности в каждом канале связи и блок управления повторением кодовых комбинаций, при этом информационный6 выход каждого блока повышения достоверности подключен ко входу соответствующего накопителя и к соответствующему входу сумматора по модулю два, а управляющий выход - к соответствующему входу логической схемы, включенной на выходе сумматора по модулю два, при этом выходы каждого накопителя подключены к соответствующим входам регистра выдачи информации через ключевой блок, управляемый логической схемой, один из выходов которой подключен к управляющему входу блока управления повторением кодовых комбинаций 11. Недостатком известного устройства является то, что при аварийном состоянии одного,. нз параллельных каналов, когда существенно возрастает в нем вероятность появления необнаруженных ошибок, резко увеличивается число переспросов информации в системе, так, что другой канал, по существу, блокируется. В результате существенно падает скорость передачи данных в системе и теряются преимущества параллельного включения каналов.Цель изобретения - повышение быстродействия системы путем уменьшения количества переспросов.Для достижения поставленной цели в устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью, содержащее блок повышения достоверности в каждом канале связи и блок управления повторением кодовых комбинаций, при этом информационный выход каждого блока повышения достоверности подключен ко входу соответствующего866767бок содержит последовательно соединенныерегистр 20 ( 21), реверсивный счетчик22 (23) и декодер 24 (25).Устройство работает следующим образом.Импульсы информации с информационных выходов блоков 1 и 2 повышения достоверности записываются в накопители 4и 5, но в регистр 17 выдачи информации1 О и далее на выход устройства информацияпоступает только в моменты, когда открыты ключевые блоки: 18 и 19. Управлениеключевыми блоками 18 и 1 9 осуществляет логическая схема 7. При обнаруй 5 жении ошибок в сообшениях на управляющем входе соответствуюшего блока 1 или2 повышениядостоверности возникаетединичный сигнал, который через элео- менты ИЛИ-НЕ 11 или 12 запираетсоответствующий ключевой блок 18или 19. При этом, если ошибки обнаружены в обоих каналах, то осушествляетсяпереспрос кодовой комбинации за счет сигнала, возникаюшего на выходе элемента25 . И 9 и через элемент ИЛИ 10 воздействуюшего на блок 3 управления повторением кодовых комбинаций.Одновременно с записью накопиуели 4и 5 информация с выходов блоков 1 и 2повышения достоверности поступает длясравнения на сумматор 6 по модулю два.Возникаюший на выходе сумматора 6 импульс несравнения указывает на появление необнаруженной ошибки. Этот импульсчерез элемент ИЛИ 10 осушествляет переспрос кодовой комбинации.35Если в одном из параллельных каналоврезко возрастает вероятность появлениянеобнаруженных ошибок, то существенноувеличится количество сигналов на выхо 40и де сумматора 6, а следовательно, и число переспросов.Несмотря на то, что в другом каналеинформация может проходить без искажений, большое число переспросов, по су шеству, заблокирует качественный канал,45 накопителя и к соответствующему входу сумматора по модулю два, а управляющий выход - к соответствующему входу логической схемы, включенной на выходе сумматора по модулю два, при этом выхо ды каждого накопителя подключены к соответствующим входам регистра выдачи информации через ключевой блок, управля емый логической схемой, один из выходо которой подключен к управляющему входу блока управления повторением кодовых ко комбинаций, введены в каждый канал ана лизатор плотности ошибок элемент ИЛИ, выход которого подсоединен к дополнительному входу логической схемы, первы вход элемента ИЛИ объединен с управляющим выходом блока повышения достоверности и входам анализаторе плотности ошибок, выход которого подключен ко вт рому входу элемента ИЛИ, кроме того, анализатор плотности ошибок содержит последовательно соединенные регистр, ре версивный счетчик и декодер, выход кото рого является выходом анализатора плотности ошибок, вход регистра объединен с дополнительным входом ревесивного счетчика и является входом анализатора плот ности ошибок, а на входы "Сброс" регистра поданы тактовые импульсы.На чертеже представлена структурно- электрическая схема устройства.Устройство для приема информации по двум пераллельным канелем связи в системе передачи данных с решающей обратной связью содержит блоки 1 и 2 повышения достоверности (по одному в каж дой канале связи), блок 3 управления повторением кодовых комбинаций. Информационный выход каждого из блоков 1 и 2 повышения достоверности подключен ко входу соответствующего накопителя 4 ил В и к соответствующему входу сумматора 6 по модулю два, а управляющий выход - к соответствующему входу логической схемы 7, состоящей из элемента 8 запрета, элемента И 9, элемента ИЛИ 1 и элементов ИЛИ-НЕ 11 и 12, включенной на выходе сумматора 6 по модулю два, а также объединен с первыми входами элементов ИЛИ 13 и 14 и входами ана- . лизаторов 15 и 16 плотности ошибок. Вы ходы каждого из накопителей 4 и 5 подключены к соответствующим входам регистре 17 выдачи информации через клк- чевые блоки 18 и 19, управляемые логической схемой 7, один из выходов которой 55 подключен к управляющему входу блока 3 управления повторением кодовых комбинаций. Анализатор 15(16 плотности ошиДля предотвращения этого в устройство введены анализаторы 15 и 16 плотности ошибок, которые следят за количеством ошибок в заданной выборке знаков. При достижении установленного лимита ошибок в выборке, анализатор 15 (16) плотности ошибок вырабатывает сигнал, отключающий вывод результата сравнения информации на сумматоре 6.Число разрядов регистра 20(21), входящего в состав анализаторе 15(16) плотности ошибок, определяется длиной5 8667 выборки знаков Ь а количество разрядов К реверсивного счетчика 22(23) опрекделяется из соотношения 2 7 И в системе при ухудшении качества одного из каналов, т.е. к повышению производительности системы в целом.Ошибки, обнаруженные блоком 1(2) ю повышения достоверности, с его управляющего выхода в виде единичных сигналов поступают на вход п -разрядного регистра 20(21) и на вход сложения реверсивного счетчика 22(23). Когда на ре версивный счетчик 22(23) поступит уста новленное число ошибок, нв выходе декодера 24(25) возникает сигнал, который снимается только тогда, когда число ошибок зафиксированных реверсивным счет чиком 22(23), будет меньше нормы (сигнал на выходе декодера существует при числе ошибок, равном или превышающем норму).20Сигнал с выхода декодера 24(25) через элемент ИЛИ 13(14) поступает на запрещающий вход элемента 8, выключая вывод результатов сравнения, а следо вательно, предотвращая переспросы. 25Сигналы с выхода-разрядного регистра 20(21) поступают на вход вычитания реверсивного счетчика 22(23), уменьшая на единицу записанное в нем число. В результате этого анализатор 15(16) плотности ошибок непрерывно следит за числом ошибок в заданной выборке знаков, т.е. за плотностью ошибок,Технико-экономическая эффективность предложенного устройства заключается в том, что в устройстве осуществлен анализ состояния каналов, на основе которого обеспечивается управление поэлементным сравнением информации, что приводит к резкому снижению числа переспросов 40 Ъформула изобретения1. Устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решаюшей обратной связью по авт. св, % 473314, о т л и ч в ю ш е е с я тем, что, с целью повышения быстродействия системы путем уменьшения количества переспросов введены в каждый анализатор плоз ности ошибок и элемент ИЛИ, выход которого подсоединен к дополнительному входу логической .схемы, первый вход элемента ИЛИ объединен с управляющим выходом блока повышения достоверности и входом анализатора плотности ошибок, выход которого подключен ко второму входу элемента ИЛИ.2. Устройство по п. 1, о т л и ч аю ш е е с я тем, что анализатор плотности ошибок содержит последовательно соединенные регистр, реверсивный счетчик и декодер, выход которого является выходом анализатора плотности ошибок, вход регистра объединен с дополнительным входом реверсивного счетчика и является входом анализатора плотности ошибок, а на входы "Сброс регистра поданы тактовые импульсы.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРСоставитель Т. ПоадубнякРедактор О. Половка Техред Т.Маточка Корректор М. ШарошиЗаказ 8103/82 Тираж 701 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035 Москва, Ж, Раушская набд. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4