Устройство для исправления ошибок в каналах связи с побайтной передачей информации

64 О 434 О П С-А фф"И Е ИЗОБРЕТЕН Ия Союз Советских Социалистических Республик1) 2368638/18-0 2) Заявлено 02.06. с присоединением Государственный комнтет СССР(088.8) по делам нзобретеннй н открытнй(54) О УСТ ВО ДЛЯ ИСПРАВЛЕНИЯ ОШ В КАНАЛАХ СВЯЗИ С ПОБАЙТНОЙ ПЕРЕДАЧЕЙ ИНФОРМАЦ2 исправления. 2йтной переода, рав,ной вышающему ферные реентов в бай ото в устроистве для каналах связи с поба ормаци,и при длине к числуна единицу пре айта, содержащем бу числу двоичных элем Для э шибок 1 в дачей инф простому аз мер б испры, пИзобретение относится к радиоэлектронике и может, использоваться при побайтной передаче информации по каналам.Известно устройство для исправления ошибок в каналах связи с побайтной передачей информации при длине кода, равной простому числу, на единицу, превышающему удвоенный размер байта, содержащее буферные регистры, по числу двоичных элементов в байте, выходы которых подключены к,первым входам соответствующих корректирующих сумматоров, вторые, входы которых через,последовательно соединенные кольцевой регистр вычисления синдрома, состоящий,из элементов задержки и сумматоров по модулю два, и бло,к п 1 реобразования синдрома в вектор ошибками, состоящий из вентилей, сумматоров и элемента разретпения, соединены с;входами буферных региспров 1.Однако,изгромоздким.Цель изобретения - упрощение устройст,ва. 20вестное устройство является те, выходы которых подключены к первым входам соответствующих корректирующих сумматоров, вторые входы которых через последовательно соединенные кольцевой регистр вычисления синдрома, состоящий из элементов задержки и сумматоров по модулю два, и блок преобразования синдрома в вектор ошибки, состоящий из,вентилей, сумматоров и элемента разрешения, кольцевой регистр вычисления синдрома состоит из одинаковых ячеек по числу байтов в коде, из которых одна принята за центр кольцевого регистра вычисления синдромапри этом первый вход каждой ячейки соединен с выходом предыдущей, вторые входы ячеек, равноотстоящих от ячейии, следующей после центральной ячейки по ходу сдвига кольцевого регисПра вычисления синдрома, объединены и являются входами,кольцевого регистра вычисления синдрома, а выходы первых ячеек из каждой лары ячеек, равноотстоящих от центра, соединены с первыми входами соответствующих, вентилей,и сумматоров блока преобразования синдрома в вектор ошибки, причем вторые входы сумматоров,соединены с выходами соответствующих вторых ячеек указавных пар ячеек кольцевого региспра вычисления синдрома, выход центральной ячейки которого и выходы сумматоров подключены к входамэлемента разрешения, выполненного в виде щноговходового элемента НЕ - И, выход которого соединен с вторыми:входаяи вентилей, выходы которых являются выходами блошка,преобразования синдрома в вектор ошибки.На чертеже представлена структурчая электрическая схема устройства для исправления ошибок в каналах,связи с побайтной, передачей, информации лля байта из трех,двоичных символов.Устройство содержит буферные,регистры 1 - 3 по числу двоичных элементов в байте, выходы которых подключены к первым входам соответствующих корректируюц 1 их сумматоров 4 - б, вторые входы, котор ых через последовательно соединенные кольцевой регистр 7 вычисления синдрома, состоящий из элементов задержки и сумматоров по модулю два, и блок 8 преобразо,вания сандрома в вектор ошибки, состоящий из вентилей 9 - 11, сумматоров 12 - 14 и элемента 15 разрешения, соединены с вхорчами 15 - 18 буферных, регистров 1 - 3, причем кольцевой регистр 7 вычисления синдрома состоит из одинаковых ячеек 19 - 25 по числу байтов в,коде, из которых одна ячейпса 21 принята за центр кольцевого, регистра 7 вычисления синдрома, при этом первый вход, каждой ячейки 19 - 25 соединен с выходом предыдущей, вторые входы ячеек 19, 20, 21, 23, 24, 25, равноотстоящих от ячейки 22, следующей после центральной ячейки 21 ло .ходу сдвига кольцевого регистра 7 вычисления синдрома, объединены и являются входами кольцевого регистра 7,вычисления оиндрома, а выходы первых ячеек 20, 19, 25 гиз каждой, пары ячеек 20:и 22, 19 н 23, 25 :н 24, равноотстоящих от центра, соединены с первыми входами соответствующих вентилей 9 - 11 и сумматоров 12 - 14 блока 8 преобразования оиндрома в вектор ошибки, 1 причем вторые, входы сумматоров 12 - 14 соединены с выходами соответствующих вторых ячеек 22 - 24 указанных пар ячеек 20 и 2219,и 23, 25 и 24 кольцевого реги"траа 7 вычисления оиндром авыход центр альной ячейки 21 которого и выходы сувматоров 12 - 14 подключены к входам элемента 15 разрешения, выполненного в виде многовходавого элемента НЕ - И, выход которого соединен с вторыми входами вентилей 9 - 11, выходы которых являются,выходами блока 8,преобразования синдрома в вектор ошибками, и выходы 2 б - 28.Устройство работает следующим образом.Байты поступают на входы 1 б - 18 устройства поочередно с тактом в одну единицувремени и подаются в буферные регистры 1 - 3:и ячейки 19 - 25 кольцевого регистра 7. Перед началом приема кольцевой регистр 7 обнуляется.,Рассмотрам,ход вычисления синдрома. Число элеМентов обидрома равно числустирок проверочной матрицы, и каждый элемент определяется как результат сложения по модулю два содержимого тех разрядов кода, которые отмечены елиницами в соот ветствующей строке проверочной,матрицы,Проверочная матрица,кола имеет вид 5 О , 5"1110 где Н, - приведенная исходная подматрица(Размер байта Ь = 3, число байтов 202 Ь+1=7. Подматрица каждого следующего байта образуется нз подматрицы предыдущего сдвигом на одну строку вверх);5 - оператор, циклического сдвига строкподмаприцы на одну строку вверх.При этом вектор - столбец свнлромаопределяется как С = Х, + 5 Х, + 5"Х + " т 5"Х 1,где вектор-столбец30 Х = Х, ХХ О, Х;Х;Х, г,где Х,. - содержимое 1-того разряда 1-того байтаа сложенне производится по модулю два. Отсюда следует, что если поврежден с-тый байт блока,и вектор ошибки этого байта Е = еь е е то синдром имеет вид 40 С=5 -е,ееО, ее.е.,г. В кольцевом реписгре 7 вычисление,синдрома производитоя,в соответствии с фор- мулой 5- С = 5- 5- 5- 5- 5- О+ Х,+ +Х.,++Х,-;Х. 50 которая получается из приведенной ранеепутем умножения обеих частей ее на оператор 5 -и вынесения общих множителей за скобки.Вычисление синдрома завершается в те чание седьмого такта и поступление сигналов на входы 15 - 18 устройства прекращаетоя. С восьмого по четырнадцатый такт байты, принятой янформации поступают из ячеек, памяти буферных регистров 1 - 3 че,рез корректирующие сумматоры 4 - б на выходы 2 б - 218 устройства, а скпналы синдрома в кольцевом, регистре 7 сдвигаются с каждым тактом,на одну ячейку. При выдаче из ячеек памяти буферных регистров 65 1 - 3 поврежленного байта прямой и зер 640434калыный отраженный векторы аипнала ошибок этого байта расположены на выходах колыцевото регистра 7 симмепрично относительно нуля на выходе центральной ячейки 21, Эта аимметрия обнаруживается посредством сумматоров,12 - 14 и элемента 15, При этом, вместе с вектором принятого,поврежденного байта,на корректирующие сумматоры 4 - б через вентилями 9 - 11 поступает также и вектор ошибки этого байта. В результате с выходов 2 б - 28 снимается информация с исправленными ошибками. Построение устройства при других размерах байта аналогично.Использование изобретения позволит предельно упростить устройство исправления ошибок дланя различных размеров байта К удовлетворяющих условию 26+1 - простое число, и, в частности, для общепринятого байта 6=8. Кольцевой регистр 7 и блок 8 приобретают однородную структуру, Число ячеек 19 - 25 кольцевого регистра 7 лишь на единицу больше наинизшей теоретической границы,Бланк 8 предельно упрощен, емкость ячеек,памяти буферных регистров 1 - 8 и число корректирующих сумматоров 4 - б минимальны, что приводит к снижению, веса, габаритов, стоимости и повышению надежности устройства.ф о р м у л а и з о б р е т е я и яУспройство для мсправления ошибок в каналах связи с побайтной передачей информации при длине кода, равной, простому числу, на единицу превышающему удвоенный размер байта, содержащее буферные регистры, по числу двоичных элементов в байте, выходы которых подключены к первым входам соответствующих корректирующих сумматоров, вторые входы которых через последовательно соединенные кольцевой регистр вычисления синдрома, состоящий из элементов задержки и сумматоров по модулю два, и блок, преобразования 5 синдрома,в вектор ошибки, состоящяй извентилей, сумматоров и элемента разреше,ния, соединены с входами буферных регистров, отлич ающеес я тем, что, с целью упрощения устройствакальциевой регистр вычисления снчдрома состоит из одинаковых ячеек по числу байтов в коде, из которых одна принята за центр кольцевого ре,гистра вычисления синдрома, при этом первый вход каждой ячейки соединен с выхо дом предыдущей, вторые входы ячеек, рав,ноотстоящих от ячейки, следующей после централычой ячейки по ходу сдвига кольце,вого регистра вычисления синдрома, объединены и,являются входами кольцевого регистра вычисления синдрома, а выходы первых ячеек из каждой лары ячеек, равноотстоящих от центра, соединены с первыми входами соответствующих вентилей,и сум,маторов блока преобразования синдрома в 25 вектор ошибкипричем вторые входы сумматоров соединены с выходами соответствующих вторых ячеек указанных пар ячеек кольцевого регистра вычисления синдрома, выход центральной ячейки которого и вы холы сумматоров подключены к входам элемента разрешвния, выполненного в виде многовходового элемента НЕ - И, выход которого соединен с вторыми, входами вентилей, выходы, которых являются выходами З 5 блока преобразования синдрома в векторошибки. Источник пнформацин, принятый вовинмание при экспертизе:40 1. Р, Мапде 1 Ьацгп, Ьогпе еаз 11 у десодеде 111 с 1 еп 1 Ьцгз 1 еггог соггеЫпд содез, 1 п 1 оггпа 11 оп апс 1 Соп 1 го 1, Ъ. 23, 1973, р, 234 - 244.640434 орректор И, Симк илова едакто ип. Харьк. фпд. пред, Пате оставнтель В. БеляковичТекред А. Камышникова аказ 1008/15 бб Изд. М 794 Тираж 778НПО Государственного комитета СССР по делам изобретений113035, Москва, Ж, Раушская наб., д. 4/5 Подписиткрытий