Устройство для последовательного выделения нулей из разрядного двоичного кода

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Ю ИИ 06 Г 7 06 ОПИСАНИЕ ИЗОБРЕТ К АВТОРСК СВИДЕТЕЛЬС свидетельство СССРб Г 5/02, 1969,видетельство СССРб Г 7/06, 1980 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) УСТРОЙСГВО ДЛЯ ПОСЛЕДОВА.ТЕЛЬНОГО ВЫДЕЛЕНИЯ НУЛЕЙ ИВ И -РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащеегруппу элементов НЕ и регистр, причем входы сброса триггеров соединены с входом сброса устройства,о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия и надежности устройство содержит группу элементов И и группу элементов ИЛИ, первые входи которыхсоединены с соответствующими информационными входами устройства,второй вход каждого элемента ИЛИгруппы соединен с прямым выходомтриггера соответствующего разрядарегистра, выход каждого элементаИЛИ группы соединен с входом соответствующего элемента НЕ группы,выходы элементов НЕ группы соединены с первыми входами соответствующих элементов И группы, выходкаждого элемента ИЛИ группы соединен с соответствующими входамивсех последующих элементов И группы, тактовый вход устройства соеднен с соответствующим входом каждого элемента И группы, выход каждого элемента И группы соединен сединичным входом триггера соответствующего разряда регистра, и ссоответствующим информационнымвыходом устройства.1 О Устройство относится к вычислительной технике и может быть использовано в запоминающих устройствахс ассоциативной выборкой.Известно устройство для выделения младыего значащего разряда,содержащее блок выделения нулей идешифратор 1,13.Недостатком этого устройстваявляется низкое быстродействие.Наиболее близким по технической сущности к изобретению являетсяустройство для последовательноговыделения нулей из И -разрядногодвоичного кода, содержащее в каждом разряде элемент И-НЕ, триггер, 15а также и элементов НЕ и параллельный И-разрядный сумматор 2.Недостатком известного устройстваявляется низкое быстродействие инадежность. 20Целью изобретения является повышение надежности и быстродействияустройства,Поставленная цель достигаетсятем, что в устройство для последовательного выделения нулей иэ И -разрядного двоичного кода, содержацее группу элементов НЕ и,регистр,причем входы сброса триггеров регистра соединены с входом сбросаустройства, введены группа элементов И и группа элементов ИЛИ, первыевходы которых соединены с соответствуюцими информационными входамиустройства, второй вход каждогоэлемента ИЛИ группы соединен с прямым выходом триггера соответственно разряда регистра, выход каждогоэлемента ИЛИ группы соединен с входом соответствуюцего элемента НЕгруппы, выходы элементов НЕ группы 40соединены с первыми входами соответствующих элементов И группы, выходкаждого элемента ИЛИ группы соединен с соответствующими входами всехпоследующих элементов И группы, тактовый вход устройства соединен с соответствующим входом каждого элемента И группы, выход каждого элемента И группы соединен с единичным входом триггера одноименного разОряда регистра и с соответствующиминформационным выходом устройства,На чертеже представлена блок-схема устройства.Устройство содержит информационныевходы 1 устройства, элементы ИЛИ 2группы, элементы НЕ 3 группы, элементы И 4 группы, триггеры 5 регистра, информационные выходЫ 6 устройства, тактовый вход 7 устройства, вход сброса 8 устройства.Устройство работает следующим об- . разом.Сигналом с входа 8 все триггеры 5 устанавливаются в нулевое состояние. На прямых выходах триггеров устанавливается потенциал логического нуля. После этого устройство готово к работе. На информационные входы 1 подается п -разрядный двоичный код. В тех разрядах, где присутствуют единица, проход сигнала с входа 7 через соответствующии элемент И 4 на вход установки триггера 5 в единичное состояние запрещен потенциалом, соответствующим логическому нулю с вы- . хода соответствующего элемента НЕ 3.В тех разрядах двоичного кода, где присутствуют нули, потенциал, соответствующий, логической единице с выхода соответствующего элемента НЕ 3, разрешает прохождение сигнала с входа 7 через элемент И 4 данного разряда в том случае, если во всех предыдущих 1 младших ) разрядах ;двоичного кода присутствуют единицы 1 в этом случае на входы элементов ИЛИ 2 предыдущих разрядов подается потенциал логической единицы, который поступает па соответствуюцие входы элементов И. 4,Причем полное совпадение потенциалов логической единицы возможно только в самом младшем двоичном разряде считая только те разряды, где на входы устройства поступает код нуль), либо в том случае, если все предыдуцие нули двоичного кода уже выделены, так как в результате выделения нулей триггер 5 соответствующего разряда импульсом с выхода элемента И 4 устанавливается в единичное состояние и потенциа.л с прямого выхода триггера через элемент ИЛИ 2 дает разреыение на выделение следующего по порядку более старшего разряда, в котором присутствует нуль.На выходе предлагаемого устройства последовательно во времени появляются импульсы, снимаемые с выходов элементов И 4 тех разрядов, значения которых равны нулю.Применение изобретения позволяет повысить быстродействие устроиства и его надежность.11 ТиражГосударселам изобрМосква, К 706венногоетений35, Раую Подписноеомитета СССРоткрытийкая наб., д. 4/5