Цифровая система с тестовым диагностированием

(51) 4 С 06 Г 11/26 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Ленинградский ордена Ленинаэлектротехнический институтим. В.И.Ульянова (Ленина 1(54)(57) ЦИФРОВАЯ СИСТЕМА С ТКСТОВЫИДИАГНОСТИРОВАНИКМ, содержащая генератор тестовых воздействий, блок хранения этапонных реакций, .блок сравнения, основное и вспомогательное вычислительные устройства, каждое изкоторых состоит иэ блока буфернойпамяти, арифметико-логического блокаи запоминающего блока, причем выходблока хранения эталонных реакций соединен с первым входом блока сравнения, первый информационный вход каждого арифметико-логического блока,соединен с выходом соответствующегоблока буферной памяти, первый выходкаждого арифметико-логического блока - с информационным входом соответствующего запоминающего блока, входысинхронизации блоков буферной памятизапоминающих блоков, генератора тестовых воздействий и блока храненияэталонных реакций соединены с синхровходом системы, о т л и ч а ю щ а яс я тем, что, с целью повышенияточности диагностирования цифровыхсистем, введены счетный триггер, дваэлемечта И и четыре коммутатора, причем первые информационные входы первого и второго коммутаторов соединены с информационным входом системы.вторые информационные входы первого ЯО 1126335 А и второго коммутаторов соединены с выходом генератора тестовых воздействий, а выходы первого и второго коммутаторов - соответственно с информа. ционньпчи входами блоков буфернойпамяти основного и вспомогательного вычислительных устройств, первые информационные входы третьего и четвертого коммутаторов соединены со вторым выходом арифметико-логического блока основного вычислительного устройства, а вторые информационные входы - с вторым выходом арифметикологического блока вспомогательногос вычислительного устройства, выходы Е третьего и четвертого коммутаторов соединены соответственно с информационным выходом системы и со вторым входом блока сравнения, управляющие входы первого и третьего коммутато- Я ров соединены с прямым выходом счетВаМ ного триггера, а управляющие входы второго и четвертого коммутаторов с инверсным выходом счетного тригге ра, вторые информационные входы 1 арифметико-логических блоков основ- ф 4 ного и вспомогательного вычислитель- фф ных устройств соединены с выходами ф запоминающих блоков вспомогательного и основного вычислительных устройств соответственно, первые входы элементов И соединены с выходами блока . сравнения, вторые входы первого и второго элементов И соединены с прямым и инверсным выходами счетного триггера соответственно,а выходы первого ивторого элементов И являютсявыходами ми сигналов ошибок вспомогательного и основного вычислительных устройств соответственно,вход счетноготриггера соединен с синхровходом системы.1 1176Изобретение относится к вычислительной технике.Целью изобретения является повышение точности диагностирования цифровых систем, 5На чертеже представлена структурапредлагаемой системы.Система содержит генератор 1 тестовых воздействий, коммутаторы 2-5,блок 6 сравнения, счетный триггер 7, 1 Оосновное и вспомогательное вычислительные устройства 8 и 9 соответственно, каждое из которых состоит иэблоков буферной памяти 10 и 11 соответственно,. арифметико-логического 15блока 12 и 13 соответственно, запоминающего блока 14 и 15 соответственно,Кроме того, она содержит информационный вход 16, синхровход 17, первый ивторой элементы И 18 и 19, информационный выход 20, выходы 21 и 22 сигнала ошибки основного и вспомогательного вычислительных устройств соответственно, блок 23 хранения эталонных реакций. 25Система работает следующим образомСчетный триггер вырабатывает управляющий импульс.на своих прямом иинверсном выходах, передний (задний) ЗОфронт которого совпадает с нечетным(четным) и четным (нечетным) тактовымимпульсом соответственно.Тактовые импульсы поступают ссинхровхода 17 системы и обеспечиваютсинхронность работы блоков буфернойпамяти 10 и 11 и запоминающих блоков14 и 15 основного и вспомогательноговычислительных устройств 8 и 9, атакже генератора 1 тестовых воздейстОвий и блока 23 хранения эталонныхреакций,При наличии на управляющем входекаждого из коммутаторов управляюще:го импульса на выход коммутатора 45 поступает сигнал с первого из его входов, а при отсутствии - со второго. В нечетных так.ах сигнал с информационного входа системы через коммутатор 2 поступает на вход ос новного вспомогательного устройства, а тестовый сигнал с выхода генератора 1 тестовых воздействий через ком" мутатор,3 - на вход вспомогательного вычислительного устройства 9 и фик сируетс" в блоках памяти 10 и 11 соответств"нно. В результате сигналы на первом и втором выходах арифмети 335 2ческо-логического блока 12, в нечетном такте определяются сигналами на информационном входе 16 системы и выходе запоминающего блока 15, а сигналы на первом и втором выходах арифметико-логического блока 13 - сигналами на выходе генераторатес" товых воздействий и выходе запоминающего блока 14. В четном такте сигнал с информационного входа 16 системы через коммутатор 3 подключается ко входу вспомогательного вычислительного устройства 9, а тестовый сигнал с выхода генератора 1 через коммутатор 2 подключается ко входу основного вычислительного устройства 8 и фиксируются в блоках буферной памяти 11 и 10 соответственно. В результате сигналы на первом и втором выходах арифметико-логического блока .13 в четном такте определяются сигналами на информационном входе 16 системы и выходе запоминающего устройства 14, а сигналы йа первом и втором выходах арифметико-логического блока 12 - сигналом тестовых воздействий на выходе генератора 1 и сигналом на выходе запоминающего блока 15. С приходом каждого тактового импульса синхровхода 17 системы осуществляется запись сигналов со вторых выходов арифметико-логических блоков 12 и 13 в запоминающие блоки 14 и 15 соответственно. Таким образом, в нечетном такте состояние запоминающих блоков 14 и 15 определяется состоянием основного и вспомогательного вычислительных устройств 8 и 9 в предыдущем (четном) такте, в которые укаэанные системы переходят под воздействием сигналов с выхода генератора 1 тестовых воздействий информационной системы и входа 16 системы соответственно. В четном такте состояние запоминающих блоков 14 и 15 определяется состоянием основного и вспомогательного вычислительных устройств в предыдущем (нечетном) такте, в которые укаэанные системы переходят под воздействием сигналов с информационного входа 16 системы и с выхода генератора 1 .тестовых воздействий. В результате в нечетные такты выходной сигнал основного вычислительного устройства совпадает с реакцией объекта диагностирования на входное воздействие, поступающее с информационного входа 16, а выходной сигнал вспомогактор А.Обруча 3/49 Тираж 710ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж,аказ 5 Подписноемитета СССРоткрытийаушская наб., д. 4 иал ППП "Патент", г. Ужгород, ул. Проектная,3 11 тельного вычислительного устройства совпадает с реакцией объекта диагностирования на тестовое воздействие. Аналогично, в четные такты выходной сигнал основного вычислительного устройства совпадает с реакцией объекта диагностирования на тест, а выходной еигнал вспомогательного вычислительного устройства совпадает с реакцией объекта диагностирования на входное воздействие,Коммутатор 4 под воздействием тактовых. импульсов с прямого выхода счетного триггера 7 подключает к информационному выходу 20 системы в нечетные такты выход основного вычислительного устройства, а в четные - выход вспомогательного вычислительного устройства, и на информационном выходе 20 системы вырабатывается реакция устройства на входное воздействие. Коммутатор 5 под воздействием такто 76335 4вых импульсов с инверсного выхода счетного триггера 7 подключает к пер. - вому входу блока 6 сравнения в нечетные такты выход вспомогательного вычислительного устройства, а вчетные- выход основного вычислительного устройства, и на входе блока 6 сравнения формируется реакция объекта диагности рования на тест. На второй вход бло ка 6 сравнения поступает эталоннаяреакция с выхода блока 23 хранения эталонных реакций, С выхода блока 6 сравнения сигнал ошибки, стробироваиный сигналами с прямого и инверсного выходов счетного триггера 7 в нечетные такты поступает на выход 2 системы, а в четные - на выход 21. В результате появлению сигнала ошибки на выходе 21 системы соответствует ошибка на выходе основного вычислительного устройства 8, а на выходе 22 - вспомогательного вычислительного устройства 9.