Экстраполирующий умножитель частоты

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ЯО 149770 А 1/О ОПИСАНИЕ ИЗОБРЕТЕНИЯ С.А измериких час, рис. ССР 1985. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ П(НТ СССР К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к импульсной технике и может быть использовано в измерительной технике. Цельизобретения - повышение точности умножения при законах изменения периодаследования входных импульсов, отличныхот линейного, за счет коррекции статической составляющей абсолютной погрешности. Устройство содержит опорный генератор 1, делитель 2 частоты,цифровой преобразователь 3 частоты,1497706блок 4 цы п 1 тацця импульсов, счетчик 5 импу:и сон, первый регистр б памяти, первый ны цтающий счетчик 7, формирователь 8 пмпульсон, триггер 1 О, первый сумматор 11, второй регистр 12 памяти, второй нычитающий счетчик 13, первый и второй элементы 14 и 16 задержки, третий регистр 17 памяти, второй сумматор и входную и выход. цую шины 9 и 15. 1 ил.Изобретение относится к импульснойтехнике и может быть использовано визмерительной технике.Цель изобретения - повышение точности умцожеция при законах изменения периода следования входных импульсон, отличных от линейного засчет коррекции статической состав -ляющей абсолютной погрешности.На чертеже представлена структурцая:)лектрпческая схема устройства,устройство содержит опорный генератор 1, выход которого соединен стактовым входом делителя 2 частоты,инФормационные выходы которого соедицецы с ицформационцыми входами циф 1)оного преобразователя 3 частоты, выход которого соединен с первым входомбдпока 4 нычптация пмпульсон, второйвход которого соединен с выходом опор 30ного генератора 1, счетчик 5, первый регистр 6 памяти, информационныевходы которого соединены с информан циоцнымц выходами счетчик 5, первыи нычитающий счетчик 7, пнформационые.д .) входы которого соединены с ицформа циоц 1 пдми выходами первого регистра 6 памяти, счетный вход - со счетным входом счетчика 5 и выходом делителя 2 частот 1, формирователь Я импульсов, 40 вход к 1 торого соединен с входной шиной 9 стройства, а первый его выходс упраляющим входом циФрового преобразова.еля 3 частоты, триггер 10, Б-вход которого соединен с выходом первого нычитающего счетчика 7, первый сумматор 11, знаковый вход которого соединен с выходом триггера 10, первая группа его информационных входон соединена с информационными выходами счетчика 5, второй регистр 12 памяти, информационные входы которого соединены с информационными выходами первого сумматора 11, второй вычитающий счетчик 13, информационные нходы которого соединены с информационными выходами второго регистра 12 памяти, его счетный вход соединен с выходом блока 4 вычитания импульсов, первый элемент 14 задержки, вход которого соединен с выходом второго вычитающего счетчика 13, со счетным входом цифрового преобразователя 3 частоты и выходной шиной 15 устройства, а выход - с входом начальной установки второго вычитающего счетчика 13, второй элемент 1 б задержки, вход которого соединен с вторим выходом формирователя 8 импульов, третий регистр 17 памяти, информационные входы которого соединены с информационными ныхс .,ами первого нычитающего счетчика 7, второй сумматор 18, первая группа информационных входов которого соединена с информационными выходами первого вычитающего счетчика 7, вторая группа информационных входоь - с информационными выходами третьего регистра 1 памяти, информационные его выходы соединены с второй группой информационных входон первого сумматора 11, управляющий вход которого соединен с входом заиси третьего регистра 17 памяти и нторым выходом формирователя 8 импульсов, первый выход которого соединен с управляющим входом второго сумматора 18, выход второго элемента 16 задержки соединен с входом записи второго регистра 12 памяти, с В в входа делителя 2 частоты, счетчика 5 и триггера 10 и с входом начальной установки первого нычитающего счетчика 7.Принцип действия экстраполирующего умножителя частоты заключается в следующем.Для экстраполяции периода умножения используется кроме конечной разности первого порядка ЙТ; = Т, -Т; конечная разность второго порядка Л Т, =1 = Л Т - Д Т где экстраполируемый пеФриод умножения определяется выражени- ем Т;,= Т; ЬТ; +ЬТ ,которое после подстановки приводитсяк виду5 14977 Из этого соотношения видно, чтокаждый четвертый период огределяется5по значениям трех предыдущих. Еслииспользовать запись в виде кодов, чтосоответствует цифровому принципу работы умножителя, то код, экстраполирующий текущее значение периода, определяется выражениемгде знак плюс соответствует возрастающему монотонному закону измененияпериода входной частоты, а знак минус - убывающему,Это соо-,цошение справедливо только при монотонных законах изменениячастоты, при которых совпадают знакипервой и второй конечных разностей. 20Поэтому в предлагаемом умножителеопределяется знак только первой конечной разности.Устройство работает следующим образом.25Входной сигнал в виде последовательности импульсов (Т - период сле 1цования импульсов) поступает на входФормирова геля 8. По Фронту входногосигнала на первом выходе формирователя 8 вырабатывается короткий импульс,по окончании которого короткий импульс вырабатывается на его второмвыходе.С второго выхода формирователя 8короткий импульс поступает на входвторого элемента 16 задержки, времязадержки которого выбирается такимобразом, чтобы на его выходе появил. ся короткий импульс по окончании импульса с второго выхода формирователя 8.Таким образом, на выходах формирователя 8 и второго элемента 16 задержки последовательно Формируются со ответствующие три импульса управления. Интервалы между импульсами накаждом из этих выходов соответствуютпериоду входного сигнала Т;.По импульсу с первого выхода фориирователя 8 производится запись инФормации в цифровой преобразователь 3частоты (с разрядных выходов делителя 2)и запись информации в первый регистр 6памяти (с разрядных выходов счетчика 5),55одновременно во втором сумматоре 18выполняется операция вычитания изудвоенного двоичного кода с выходовпервого вычитающего счетчика 7 (ум 06ьножецие кода на два производится за счет соединения разрядных выходов первого вычитающего счетчика 7 с первой группой входов второго сумматора 18 со сдвигом ца один разряд в сторону старших разрядов) двоичного 1 ода с разрядных выходов третьего регистра 17 памяти,По импульсу с второго выхода Формирователя 8 информация с разрядных выходов первого вычитающего счетчика 7 записывается в третий регистр 17 памяти, одновременно в первом сумматоре 11 выполняется операция суммирования двоичных кодов с выходов счетчика 5 и второго сумматора 18, которая осуществляется с учетом знака содеряимого первого вычитающего счетчика "7, который фиксируется в триггере 1 О.По импульсу с второго элемента 16 задержки информации с разрядных выходов первого сумматора 11 записывается во второй регистр 12 памяти, производится начальная установка первого ычитающего счетчика 7, а делитель 2, счетчик 5 и триггер 10 устанавливаются в нольПериодическая последовательность импульсов с периодом следования То с выхода опорного генератора 1 поступает на вход делителя 2 частоты, коэффициент деления которого М соответствует коэффициенту умножения умножителяС выхода делителя 2 импульсная последовательность с периодом Тз = Т, М поступает на счетные входы счетчика 5 и первого вычитающего счетчика 7. К моменту окончания периода Т;, на разрядных выходах счетчика 5 значение двоичного кода равно М;+ = Т; /Т М, а на разрядных выходах первого вычитающего счетчика 7 Формируется разность кодов (конечная разность первого порядка) двух периодов (1+2)-го и 5+1)-го ЛИ; =И;.,1 -И + 11 . Знак результата вычисления ЛИ;фиксируется триггером 10. Код предыдущей разности двух периодов 6+1)-го и -го ДИ, к этому времени хранится в третьем реги с тре 1 7 памяти.За счет соответствующего соединения разрядов на первую группу входов второго сумматора 18 подается код 2 ДХ; а на вторую группу - ДИ . По соответствующему управляющему импуль- су второй сумматор 18 производит опе/к в 1+3 э 55 ПриМ =М;,рацию вычитания, формируя на своихвыходах код 2 ЛИ;, -ЛМ;, что соответствует изменению длительности периода входного сигнала. В случае монотонного плавного изменения периода,включая и линейное изменение, входного сигнала учет АМ; - ЬМ позволяет экстраполировать текущее значение периода. 10 Б = М; +(2 дМ- ДМ,),Например, при линейном изменении периода входного сигнала Л М; = сопзС,15 следовательно, текущее значение периода экстраполируется значением кода М;, = Б;+ дЕ что соответствует экстраполяции, производимой в известном устройстве. 20Операция суммирования и получения кода М,производится первым сум/матором 11 с приходом соответствующего управляющего импульса, Знак операции суммирования соответствует воз растающим или убывающим законам изменения периода входных сигналов и задается триггером 10.Скорректированный код М;,з запоминается во втором регистре 12 памяти и 30 поступает на входы второго вычитаю- щего счетчика 13. Импульс с выхода последнего, который формируется при каждом переходе счетчика 13 через ноль, через первый элемент 14 задерж. 35 ки поступает на вход начальной установки второго вычитающего счетчика 13 и осуществляет запись двоичного кода с восходов второго регистра 12 памяти в второй вычитающий счетчик 13. 40 На сч: ный вход второго вычитающего счетчика 13 поступают импульсы с периодом следования Т с опорного генератора 1 через блок 4 вычитания импульсов, который совместно с цифровым 45 преобразователем 3 частоты используются для коррекции статической составляющей абсолютной погрешности умножения, обусловленной эффектом квантования и определяемой значением кода Л М в делителе 2 частоты. При М=О период следования импульсов на выходе второго вычитающего счетчика 13 равен Если в конце периода входного сигнала на разрядных выходах делителя 2 установлен код числа ОЛМ ( М, то в экстраполирующем умножителе производится коррекция статической составляющей абсолютной погрешности умножения таким же образом, как и в известном устройстве.Например, если коэффициент умножения М = 64 и дМ = 8, то каждый восьмой период следования импульсов увеличивается на Тпутем преобразования последовательности импульсов выходного сигнала, поступающего на вход цифрового преобразователя 3 частоты, в последовательность нз восьми импульсов (на интервале Т ), которые с выхода цифрового преобразователя 3частоты поступают на второй вход блока 4 и вычитают из периодической последовательности импульсов опорногогенератора 1 каждый восьмой импульс.Данная операция соответствует увеличению периода следования каждого восьмого импульса на выходе экстраполирующего умножителя частоты на интервал Т , Эта процедура обеспечивает равномерную за интервал Т. коррекцию периодов следования выходных импульсов, что (как показывает анализ) уменьшает погрешность, обусловленную смещением импульсов, до величины, не превышающей 1 Т,1,Таким образом, в предлагаемом устройстве осуществляется коррекция статической составляющей абсолютной погрешности, обусловленной квантованием периода входного сигнала и определяемой остатком кода Д М в делителе 2, а также исключается составляющая динамической погрешности не только в случае линейного изменения периода входного сигнала, но и при любых других гладких монотонных законах его изменения. При этом результирующий сдвиг импульсов реальной последовательности на выходе экстраполирующего умножителя относительно импульсов идеальной последовательности не превышает по абсолютной величине период опорного сигналаТ,1. Формула изобретения Экстраполирующий умножитель частоты, содержащий опорный генератор, выход которого соединен с тактовым входом делителя частоты, информационЗаказ 4455/54 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Я, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101 ные выходы которого соединены с информационными входами цифрового треобразователя частоты, выход которого соединен с первым входом блока вычи 5 тания импульсов, второй вход которого соединен с выходом опорного генератора, счетчик, первый регистр памяти, информационные входы которого соединены с информационными выходами 1 О счетчика, первый вычитающий счетчик, информационные входы которого соединены с информационными выходами первого регистра памяти, а счетный вход - со счетным входом счетчика и выходом делителя частоты, формирователь импульсов, вход которого соединен с входной шиной устройства, а первый его выход - с управляющим входом цифрового преобразователя частоты, триггер, Б-вход которого соединен с выходом первого вычитающего счетчика, первый сумматор, знаковый вход которого соединен с выходом триггера, первая группа информационных входов - с информа ционными выходами счетчика, второй регистр памяти, информационные входы которого соединены : информационными выходами первого сумматора, второй вычитающий счетчик, информационные 3 О входы которого соединены с информационными выходами второго регистра памяти, счетный вход - с выходом блока вычитания импульсов, первый элемент задержки, вход которого соединен с выходом второго вычитающего счетчика, со счетным входом Пифрового преобразователя частоты и выходной шиной устройства, а выход соединен с входом начальной установки второго вычитанщего счетчика, о т л и ч а ю щ и й с я тем, что, с цель;повышения точности умножения частоты, в него введ ны второй элемент задержки, вход которого соединен с вторым выходом формирователя импульсов, третий регистр памяти, информационные входы которого соединены с информационными выходамипервого вычитающего счетчика, второй сумматор, первая группа информационных входов которого соединена с информационными выходами первого вычитаю- щего счетчика, вторая группа информационных входов соединена с информационными выходами третьего регистра памяти, информационные выходы - с второй группой информационных входов первого сумматора, управляющий вход которого соединен с входом записи третьего регистра памяти и третьим выходом формирователя импульсов, первый выход которого соединен с управляющим входом второго сумматора, выход второго элемента задержки соединен с входом записи второго регистра памяти, с К-входами делителя частоты, счетчика и триггера и входом начальной установки первого вычитающего счетчика.