Цифровой функциональный преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 09) (И) 5 ц С 06 Р 15/353 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и регистр сдвигавыходом первоговходам первого,подключенныи прямьазряда к первымторого и третьегоервым входам перволементов И и к нтов ИЛИ, инверсныйяда регистра сдвига аВффвх ми го и второго элемвыход первого разсоединен с первымис четвертого по ш ода элементов И.мой выход ток, п второго разряда рдинен с первым вхмента И, вторым ввертого элементов гистра сдвига соедом седьмого элеодом первого и чет- И и с вторыми входаГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ ТИЙ(56) 1. Авторское свидетельство ССпо заявке У 3357716/ 18-24,кл. С 06 Р 7/26, 1981.2. Авторское свидетельство СССР942040, кл, С 06 Р 15/353, 1980(прототип),(54)(57) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙПРЕОБРАЗОВАТЕЛЬ, содержащий три регистра, два реверсивных счетчика,сумматор, блок памяти, два коммутатора и блок управления, причем входыпервого и второго аргументов преобразователя соединены с информационными входами составляющих реверсивныхсчетчиков, выходы которых соединеныс адресным входом блока памяти, выход которого соединен с информационным входом первого регистра, выходкоторого подключен к первому информационному входу первого коммутатора,второй информационный вход которогосоединен с выходом второго регистра,выход третьего регистра соединен спервым информационным входом сумматора, выход которого подключен квыходу преобразователя, о т л и ч аю щ и й с я тем, что, с целью увели-чения быстродействия и расширениякласса решаемых задач за счет дополнительной возможности вычислениязначений функций, первые частные произ-.водные которых превышают единицу, внего введены первый и второй дополнительные регистрыпервый и второйппеобразоэатели прямого кода в дополнительный и умножитель, первый и второй входы которого соединены с выходами соответственно первого и второго коммутаторов, выход умножителя соединен с вторым информационным входом сумматора, выход которого подключен к информационным входам третьего регистра и первого дополнительного регистра, выход которого соединен с информационным входом второго регистра, выходы второго и третьего дополнительных регистров соединены соответственно с первым и вторым информационными входами второго коммутатора и входами соответствующих преобразос вателей прямого кода в дополнитель ный, выходы которых соединены соответственно с третьим и четвертым информационными входами .второго коммутатора, информационнь 1 е входы второго и третьего дополнительных регистров соединены с входами соответственно первого и второго аргументов, причем блок управления содержит двадцать четыре элемента И, восемь элементов ИЛИ, элемент НЕ, восемь одновибраторов, два элемента задержки, формирователь импульсов, триггер16 110736 15 2 Х ного цикла преобразования (при представлении подынтервалов аппроксимации16-разрядным кодом) для случая двухпеременных составляет 6-20 мкс, а для случая трех переменных 12-50 мкс, что более чем на порядок меньше времени цикла преобразования в прототипе.ми первого и второго элементов ИЛИ, инверсный выход второго разряда регистра сдвига соединен с первым входом восьмого элемента И и вторыми входами третьего и шестого элементов И, пря" мой выход третьего разряда сдвигового регистра соединен с вторыми, входами второго и восьмого элементов И и третьим входом второго элемента ИЛИ, инверсный выхор; третьего разряда соединен с вторыми входами девятого и седь мого элементов И и с информационным входом регистра сдвига, тактирующий вход которого соединен с входом элемента НЕ и выходом третьего элемента ИЛИ подключенного первым входом к выходу девятого элемента И, второй вход третьего элемента ИЛИ соединен с входами разрешения записи первого и второго реверсивных счетчиков и второго и третьего дополнительных регистров и с выходом первого одновибратора, вход которого соединен с выходом десятого элемента И, первый вход которого соединен с инверсным выходом триггера и выходом сигнала готовности преобразователя, второй вход десятого элемента И соединен с входом тактовых импульсов преобразователя и входом первого элемента задержки, выход которого соединен с входом установки в единицу триггера, вход установки в ноль которого соединен через формирователь импульсов с выходом одиннадцатого элемента И, первый вход которого соединен с выходом пятого элемента И и первым входом четвертого элемента ИЛИ, второй вход одиннадцатого элемента И соединен с первыми входами элементов И с двенадцатого по четырнадцатый и через второй элемент задержки с управляющим входом сумматора и выходом пятого элемента ИЛИ, первый вход которого соединен с выходом пятнадцатого элемента И, первый вход которого соединен с прямым выходом второго одновибратора, второй вход пятнадцатого элемента И соединен с инверсным выходом третьего одновибратора, вход которого подключен к входу второго одновибратора И выходу шестнадцатогоэлемента И, первый вход которого соединен с выходом шестого элемента И,второй вход шестнадцатого элемента Исоединен с выходом элемента НЕ,входом четвертого одновибратора ипервым входом семнадцатого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход семнадцатого элемента И соединен с входами одновибраторов с пятого го восьмой, второй вход пятого элемента ИЛИ соединен с выходом восемнадцатого элемента И, первы 4 и второй входы которого соединены с прямым выходом пятого одновибратора и инверсным выходом шестого одновибратора, прямой выход седьмого одновибратора соединен с первым входом девятнадцатого элемента И, второй вход которого соединен с инверсным выходом четвертого одновибратора и первым входом двадцатого элемента И, второй вход и выход которого соединены соответственно с выходом восьмого одновибратора и входом вычитания реверсивных счетчиков, второй вход девятого элемента И подключен к выходу второго элемента ИЛИ, выход второго элемента И соединен с первым входом двадцать первого элемента И и первыми входами шестого и седьмого эпементов ИЛИ, вторые входы которых соединены с выходом восьмого элемента И, выход шестого элемента ИЛИ соединен с вторым входом двенадцатого элемента И, третий вход седьмого элемента ИЛИ соединен с выходом третьего элемента И и первым входом восьмого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, первым входом двадцать второго элемента И и вторым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом четырнадцатого элемента И, третий вход восьмого элемента ИЛИ соединен с выходом седьмого элемента Ии первым входом двадцать третьего элемента И, второй вход которого соединен с прямым вь 1 ходом четвертого одновибратора, вторыми входами двадцать первого и двадцать второго элементов И и первым входом двадцать четвертого элемента И, выход которого соединен с входом установкив ноль третьего регистра, второй вход двадцать четвертого элемента И соединен с выходом седьмого элемента ИЛИ и вторым входом тринадцатого элемента И, выходы двадцать третьего и двадцать первого элементов И соединены с входами суммирования соответственно первого и второго реверсивных счетчиков, выхсЧ двадцать второго.входом блока памяти, выходы двадцатого, двенадцатого, тринадцатого и четырнадцатого элементов И соединены суправляющими входами соответственнос первого по третий регистров и первого дополнительного регистра, выИзобретение относится к автомати- ке и вычислительной технике,. Известен функциональный преобразователь, содержащий группу входных преобразователей, блок памяти, блок управления, формирователь интерполирующих функций, регистры, умножители и сумматор 11.Недостатками функционального преобразователя являются сложность технической реализации из-за использования большого количества умножителей и пониженная точность преобразования из-эа использования при вычислениях промежуточного представления сигналов в аналоговой Форме. Наиболее близким по технической сущности к предлагаемому является цифровой функциональный преобразователь многих. переменных, содержащий коммутаторы,группуиэ 1 реверсивных счетчиков (где й - количество независимых переменных), подключенных установочными входами к шинам ввода соответствующих переменных, входами управления установкой кода - к первому выходу блока управления, суммирующими входами - к соответствующим выходам первой группы выходов блока управления, вычитающими входами к соответствующим выходам второй группы выходов блока управления, а выходами - к адресным входам блока памяти, соединенного управляющим входом с вторым выходом блока управления, а выходом - с информационным входом первого регистра, подключенного выходом к первому информационному входу первого коммутатора, соединенного вторым информационным входом с выходом второго регистра, причем выход третьего регистра подключен к первому входу сумматора, выход котоходы восьмого элемента И 1 И и первого, восьмого и пятого элементов И соедицепы с управляющими входами второгокоммутатора, выходы первого элемента ИЛИ и шестого элемента И соедицецы с управляющими входами первогокоммутатора. рого является выходом цифрового функционального преобразователя многихпеременных, а управляющие входы регистров соединены с соответствующими 5 выходами третьей группы выходов блока управления, подключенного третьимвыходом к управляющему входу сумматора, соединенного вторым входом свыходом блока памяти и с информаци онным входом второго регистра, а выходом - с информационным входомблока памяти, причем выход переполнения каждого . - го (1 ьО 1) реверсивного счетчика подключен к счетному 15 входу 6.+1)-го реверсивного счетчика,а выход И -го реверсивного счетчикасоединен с управляющими входами первого коммутатора и второго коммутатора, подключенного ицформационными го входами и выходами пер,г, и ррегистров, а выходы коммутаторов соединены с входами блдка комбинационного суммирования, подключенного выходом к информационному входу третьего 25 регистра Г 21.Недостатками известного устройства являются ограниченность классавоспроизводных функций из-за невозможности воспроизведения функций, 30 первые частные производные которыхпревышают единицу, и пониженное;быстродействие иэ-за формированийфункции внутри каждой подобласти аппроксимации путем последовательногопострочного интегрирования уэловыхзначений первых производных.Цель изобретения - увеличениебыстродействия и расширение классарешаемых задач за счет дополнительной 40 возможности вычисления значений функций, первые частные производные которых превышают единицу.Поставленная цель достигаетсятем, что в цифровой функциональный1107136 10 15 25 30 35 40 45 50 преобразователь, содержащий три регистра, два реверсивных счетчика,сумматор, блок памяти, два коммутатора и блок управления, причем входыпервого и второго аргументов преобразователя соединены с информационными входами соответствующих реверсивных счетчиков, выходы которых соединены с адресным входом блока памяти,выход которого соединен с информационным входом первого регистра, выходкоторого подключен к первому информационному входу первого коммутатора,второй информационный вход которогосоединен с выходом второго регистра,выход третьего регистра соединен спервым информационным входом сумматора, выход которого подключен к выходу преобразователя, дополнительновведены первый и второй дополнительные регистры, первый и второй преобразователи прямого кода в дополнительный и умножитель, первый и второйвходы которого соединены с выходамисоответственно первого и второгокоммутаторов, выход умножителя соединен с вторым информационным входомсумматора, выход которого подключен .к информационным входам третьегорегистра и первого дополнительногорегистра, выход которого соединен синформационным входом второго регистра, выходы второго и третьего дополнительных регистров соединены соответственно с первым и вторым информационными входами второго коммутатораи входами соответствующих преобразователей прямого кода в дополнительный,выходы которых соединены соответственно с третьим и четвертым информационными входами второго коммутатора, информационные входы второго и третьегодополнительных регистров соединены свходами соответственно первого и второго аргументов, причем блок управления содержит двадцать четыре элемента И восемь элементов ИЛИ, элементНЕ, восемь одновибраторов, два элемента задержки, формирователь импульсов, триггер и регистр сдвига, одключенный прямым выходом первого раз"ряда к первымвходам первого, второгои третьего элементов И и к первымвходам первого и второго элементов ИЛИинверсный выход первого разряда регистра сдвига соединен с первыми входами элементов И с четвертого по шестой, прямой выход второго разряда регистра сдвига соединен с первым входом седьмого элЕмента И, вторым входом первого и четвертого элементов И и с вторыми входами первого и второго эле" ментов ИЛИ, инверсный выход второго разряда регистра сдвига соединен с1 первым входом восьмого элемента И и вторыми входами третьего и шестого элементов И, прямой выход третьего разряда сдвигового регистра соединен с.вторыми входами второго и восьмого элементов И и третьим входом второго элемента ИЛИ, инверсный выход третьего разряда соединен с вторыми входами девятого и седьмого элементов И и с информационным входом регистра сдвига, тактирующий вход которого соединен с вхоДом элемента НЕ и выходом третьего элемента ИЛИ, подключенного первым входом к выходу девятого элемента И, второй вход третьего эле"мента ИЛИ соединен с входами разрешения записи первого и второго реверсивных счетчиков и второго и третьегодополнительных регистров и с выходомпервого одновибратора, вход которогосоединен с выходом десятого элемента И, первый вход которого соединен синверсным выходом триггера и выходомсигнала готовности преобразователя,второй вход десятого элемента И соединен с входом тактовых импульсов преобразователя и входом первого элемента задержки, выход которого соединенс входом установки в единицу триггера, вход установки в ноль которогосоединен через формирователь импульсов с выходом одиннадцатого элемен,та И, первый вход которого соединенс выходом пятого элемента И и первымвходом четвертого элемента ИЛИ,второй вход одиннадцатого элемента Исоединен с первыми входами элементов И с двенадцатого по четырнадцатый и через второй элемент задержки с управляющим входом сумматора и выходом пятого элемента ИЛИ, первый вход которого соединен с выходом пятнадцатого элемента И, первый вход которого соединен с прямым выходом второго одновибратора, второй вход пятнадцатого элемента И соединен с инверсный выходом третьего одновибратора, входкоторого подключен к входу второго одновибратора и выходу шестнадцатогоэлемента И, первый вход которогосоединен с выходом шестого элемента И, второй вход шестнадцатого элемента И соединен с выходом элемента НЕ, входом четвертого одновибратора и первым вхоцом семнадцатогоэлемента И, второй вход которогосоединен с выходом первого элемента ИЛИ, выход семнадцатого элемента Исоединен с входами одновибраторов спятого по восьмой, второй вход пятого элемента ИЛИ соединен с выходомвосемнадцатого элемента И, первый и 1 Овторой входы которого соединены спрямым выходом пятого одновибратораи инверсным выходом шестого одновибратора, прямой выход седьмого одновибратора соединен с первым входом 15девятнадцатого элемента И, второйвход которого соединен с инверснымвыходом четвертого одновибратора ипервым входом двадцатого элемента И,второй вход и выход которого соединен соответственно с выходом восьмого одновибратора и входом вычитанияреверсивных счетчиков, второй входдевятого элемента И подключен к выходу второго элемента ИЛИ, выход второго элемента И соединен с первымвходом двадцать первого элемента Ии первыми входами шестого и седьмогоэлементов ИЛИ, вторые входы которыхсоединены с выходом восьмого элемен- ЗОта И, выход шестого элемента ИЛИсоединен с вторым входом двенадцатого элемента И, третий вход седьмогоэлемента ИЛИ соединен с выходом третьего элемента И и первым входомвосьмого элемента ИЛИ, второй входкоторого соединен с выходом четвертого элемента И, первым входом двадцатьвторого элемента И и вторым входомчетвертого элемента ИЛИ, выход кото Орого соединен с вторым входом четырнадцатого элемента И, третий входвосьмого элемента ИЛИ соединен с выходом седьмого элемента И и первымвходом двадцать третьего элемента И, 45второй вход которого соединен с прямым выходом четвертого одновибратора,вторыми входами двадцать первого идвадцать второго элементов И и первымвходом двадцать четвертого элемента И, 50выход которого соединен с входом установки в ноль третьего регистра,второй вход двадцать четвертого элемента И соединен с выходом седьмогоэлемента ИЛИ и вторым входом тринадцатого элемента И, выходы двадцатьтретьего и двадцать первого элементов И соединены с входами суммирования соответственно первого и второгореверсивных счетчиков, выход двадцатьвторого элемента И соединен с управляющим входом блока памяти, выходыдвадцатого, двенадцатого, тринадцатого и четырнадцатого элементов И соединены с управляющими входами соответственно с первого по третий регистрови первого дополнительного регистра,выходы восьмого элемента ИЛИ и перво -го, восьмого и пятого элементов Исоединены с управляющими входами вто. -рого коммутатора, выходы первого элемента ИЛИ и шестого элемента И соединены с управляюцими входами первогокоммутатора,На фиг.1 приведена блок-схема преобразователя; на фиг,2 - конструкцияблока управления.Цифровой функциональный преобразователь содержит реверсивные счетчики1, входы 2 аргументов, входы 3 разре.щения записи счетчиков 1, блок 4 управления, входы 5 и 6 соответственносуммирования и вычитания счетчиков.1, блок 7 памяти, вход 8 управленияблоком 7 памяти, регистр 9, коммутатор 1 О, регистры 11 и 12, сумматор13, умножитель 14, коммутатор 15,управляющий вход 16, дополнительныйрегистр 17, вход 18 обнуления и управляющий вход 19, дополнительныерегистры 20, управляющие входы 21 и22 коммутаторов 15 и 10, преобразователи 23 прямого кода в дополнительньп.Блок управления содержит элементы И 24-46, элементы ИЛИ 47-54,элемент НЕ 55, одновибраторы 56-63,элементы 64 и 65 задержки, формирователь 66 импульсов, триггер 67, регистр 68 сдвига, выход 69 сигналаготовности, тактовый вход 70 и элемент И 71.Цифровой функциональный преобразо.ватель может производить вычислениязначений функций двух переменных,но, учитывая сущность построенияструктуры преобразования для двух иболее переменных, рассмотрим работупреобразования для общего случая.Цифровой функциональный преобразователь работает следующим образом. Исходная функция уу 1 аппроксимируется-мерным полиноминальным сплайном первого порядка, нормированные значения ординат которого в узлах подобластей аппроксимации передначалом работы записываются в блок 7 памяти. Каждый цикл работы преобраи- зователя состоит из ю:; 2тактов и начинается со считывания по шинам 2 (фиг.1) кодов переменных в ревер сивные счтечики 1 и регистры 20. При этом старшие разряды кодов переменных, определяющие узлы .подобластей аппроксимации, считываются в реверсивные счетчики 1, а младшие разряды кодов переменных, определяющие приращения переменных внутри подобластей аппроксимации, считываются в регистры 20. Выполняется первая группа из 2 тактов, в каждом из 15 которых из блока 7 памяти в регистр 9 считывается ордината одного из узлов подобласти аппроксимации, умножается в умножителе 14 на значение приращения первой переменной в прямом 2 О или дополнительном коде, выбираемое с помощью коммутатора 5, Результат перемножения суммируется в сумматоре 13 с содержимым регистра 12 и записывается в один из регистров 11,12 или 17. При этом переход от одного к другому узлам аппроксимации для выборки из блока 7 памяти ординат этих узлов осуществляется в каждом такте путем добавления или вычитания единицы ЗО младшего разряда в одном из реверсивных счетчиков 1. По окончании первой группы тактов выполняются последующие группы из 2 , 2и т.д. тактов, в каждой из которых значения приращений в прямом или дополнительном коде одной из остальных переменных умножаются на результаты вычислений по предыдущей группе тактов. . По окончании последней группы из двух 40 тактов, в которых два результата вычислений по предпоследней группе тактов умножаются на значение приращения последней переменной в прямом и дополнительном коде и суммируются полученные произведения, результат суммирования, являющийся вычисленным значением функции04,ХХ 1 1 считывается на выход функционального преобразователя. Далее описанный цикло функционального преобразования повторяется для новых значений переменных.Рассмотрим подробнее работу устройства для случая выполнения функционального преобразования по двум переменным У,К).В исходном состоянии обнулены сумматор 13, а также триггер 67 и(цепи приведения в исходное состояние не показаны). С приходом на шину70 (фиг.2) Импульса запуска синхронизирующей частоты и началом первого такта работы этот импульс проходитчерез открытый элементИ 32 на входодновибратора. 56 и одновременно сэтим поступает на вход элемента 64задержки. Одновибратор 56 по положительному фронту входного сигнала формирует импульс, поступающий черезвыход 3 блока 4 управления на входыуправления установкой кода реверсивных счетчиков 1 и регистров 20. Старшие и младшие разряды входных переменных х 4 и х считываются в счетчики1 и регистры 20 соответственноПоистечении времени задержки импульс свыхода элемента 64 задержки устанавливает триггер 67 в единичное состояние, запирающее элемент И 32 и препятствующее повторному запуску устройства до окончания цикла функционального преобразования. Выходнойимпульс одновибратора 56.через элемент ИЛИ 49 поступает на вход элемента НЕ 55 и на тактирующий входрегистра 68 сдвига. По заднему фронту этого импульса, соответствующемуокончанию записи информации в счетчики 1 и регистры 20, в регистре 68(выполненном по схеме о перекрестной связью на триггерах 1) -типа)формируется единичный сигнал на прямом выходе первого разряда, отпирающий элемент И 25 и элементы ИЛИ 47,48, 53 и 54. Сигнал с выхода элемента ИЛИ 47 поступает на управляющийвход коммутатора 10, подключая выход регистра 9 к входу умножителя 14.Сигнал с выхода элемента ИЛИ 54 поступает на управляющий вход коммутатора 15, подключая выход дополнительного кода первого из регистров 2к второму входу умножителя 14Задний фронт импульса одновибратора 56,инвертированный элементом НЕ 55, запускает одновибратор 59 и через элемент И 39, открытый сигналом с выхода элемента ИЛИ 47, запускает одновибраторы 60-63, Импульс с прямоговыхода одновибратора 59 через элемент И 46, открытый сигналом с выхода элемента ИЛИ 53, и выход 18 блокауправления поступает на вход обнуления регистра 12, а импульс с инверсного выхода одновибратора 59 блокирует прохождение импульсов с выходоводновибраторов 62 и 63 на время обнуления регистра 12, По окончанииобнуления регистра 12 импульсы свыходов одновибраторов 62 и 63 посту.пают на управляющие входы регистра 9и блока 7 памяти соответственно. Сигналом "Выборка кристалла" с выходаэлемента И 42 блок 7 памяти, на шинувыбора режима "Чтение-.запись которого подан потенциал "Чтение" (непоказано) осуществляет выборку данных по адресу, соответствующему значениям выходных кодов счетчиков 1.Сигналом с выхода элемента И 41 осу. 15ществляется запись этих данных врегистр 9. Поскольку в блоке 7 памяти записаны нормированные значенияС 11 ординат аппроксимирующего сплайна 3(Х 1,у) для узловых точек (х,х) 20подобластей аппроксимации 8(Х, М 1 ъ,е;1,Ч Ь+"-Х (Хд"-Х) 1 = 4,Щ,-1,25где (х"фф-хь) и (хз+ -х ) - шаг раз 1 Л 2. Кбиения области аппроксимации по первой и второй переменным соответственно, Ю,Ю 2 - число шагов разбиения по соответствующей переменной, З 0 а коды старших разрядов переменных х 4 и х, считанные в реверсивные счетчики 1, определяют адрес первого (начального) узла текущей подобласти аппроксимации, например, с координатами (х", х 1), то в регистр 9 будет считано значение ординаты Сь 1 для этого первого узла. Умножитель 14 выполняет умножение ординаты С , поступающей на его вход с выхо да регистра 9, на значение дополнительного кода приращения первой переменной внутри данной подобласти аппроксимации, т,е. на код (х -х) с выхода первого из регистров 20. Сформированное произведение суммируется с нулевым кодом регистра 12 и фиксируется на выходе сумматора 13. Для этого на управляющий вход сумматора 13 с выхода элемента ИЛИ 51 по- дается импульс, сформированный с помощью одновибраторов 60 и 61 и элемента И 40. Передний фронт этого импульса появляется на выходе элемента ИЛИ 51 после установления кода произведения на выходе умножителя 14. и его суммирования в сумматоре 13 с кодом регистра 12, а длительность импульса определяется временем фиксации (записи) кода суммы на выходесумматора 13. После фиксации результата на выходе сумматора 13 импульсс выхода элемента 65 задержки проходит через элемент И 35, открытый сигналом с выхода элемента ИЛИ 53, науправляющий вход регистра 12, В регистр 12 переписывается значение выходного сумматора 13 равное Второй такт работы начинается с поступления заднего фронта импульса с выхода элемента 65 задержки через элемент И 31, открытый. сигналом с выхода элемента ИЛИ 48, и элемент ИЛИ 49 на тактирующий вход регистра 68 и вход элемента НЕ 55. По заднему фронту импульса единица записывается во второй разряд регистра 68, а состояние остальных разрядов регистра не изменяется. При этом запираются элементы И 25 и элементы ИЛИ 53 и 54, отпираются элементы И 71 и 29 и элемент ИЛИ 50, а элементы ИЛИ 47 и 48 остаются в открытом состоянии, Сигнал с выхода элемента И 71 поступает на управляющий вход коммутатора 15, подключая к входу умножителя 14 прямой выход первого из регистров 20. Другой вход умножителя 14 остается подключенным через коммутатор 10 к выходу регистра 9, Задний фронт импульса с выхода элемента 65 задержки, инвертированный элементом НЕ 55, запускает одновибратор 59 и, проходя через элемент И 39, запускает одновибраторы 60-63. Импульс с прямого выхода одновибратора 59 через элемент И 45, открытый сигналом с выхода элемента И 29, поступает на суммирующий вход первого из реверсивных счетчиков 1, добавляя к его содержимому единицу младшего разряда. Поскольку состояние второго реверсивного счетчика 1 не изменяется, то код на адресных входах блока 7 памяти станет соответ- ствовать адресу второго узла текущей подобласти аппроксимации. Аналогично описанному по окончании установления кода в первом реверсивном счетчике 1 импульсы с выходов одновибраторов 62 и 63 поступят на управляющие входы блока 7 памяти и регистра 9. В результате код ординаты Свторого узла аппроксимации будет считан иэ блока 7 памяти в регистр 9 и через коммутатор 10 поступит на входумножителя 14, на другой вход которого через коммутатор 15 подается с первого из регистров 20 прямое значение кода приращения первой перемен- ной внутри поцобласти аппроксимации. 5Произведение этих кодов с выхода умножителя 14 суммируется в сумматоре13 с содержанием регистра 12. После фиксации окончательного результата код на выходе сумматора 13 равныйМ=Сь ,(11 Х 1)-8считывается в регистр 17 импульсом, поступающим на управляющий вход регистра 17 с выхода элемента 65 задержки через элемент ИЛИ 51 и элемент И 36, открытый сигналом с выхода элемента ИЛИ 50.Третий такт работы начинается с поступления заднего фронта импульса с выхода элемента 65 задержки через элементы И 31 и ИЛИ 49 на тактирующий вход регистра 68 и вход элемента НЕ 55. По этому фронту единица записывается в третий разряд регист ра 68, состояние остальных разрядов которого не изменяется. Выходными сигналами регистра 68 запираются элементы И 29 и ИЛИ 50, отпираются элементы И 24 и ИЛИ 52 и 53, а элементы И 71 и ИЛИ 47 и 48 остаются в открытом состоянии. При этом Яход регистра 9 через коммутатор 10 подключен к первому входу умножителя 14, второй вход которого через коммутатор 15 соединен с прямым выходом первого из регистров 20. Положительным перепадом напряжения с выхода элемента НЕ запускаются одновибраторы 59-63. Импульс с прямого выхода 4 одновибратора 59 через элемент И 46, открытый сигналом с выхода элемен" та ИЛИ 53, обнуляет регистр 12 и че рез элемент И 43, открытый сигналом с выхода элемента И 24,добавляет еди ницу младшего разряда во второй из реверсивных счетчиков 1(в котором было записано значение кода адреса х 1 по вто 2 рой переменной х). В результате этот счетчик 1 переходит в состояние, при котором на его выходе формируется код хф, а на адресных входах блока 7 памяти устанавливаются коды адреса Ь" ,х" ) третьего узла текущей подробности аппроксимации. После установления кода в счетчике 1 и обнуления регистра 12 импульсы с выходов одновибраторов 62 и 63 поступают на управляющие входы блока 7 памяти и регистра 9, осуществляя считывание кода ординаты С;м,1 Ч+ третьего узла аппроксимации из блока 7 памяти в регистр 9. Умножитель 14 перемножает код регистра 9 на прямой код первого из регистров, 11, а на выходе сумматора 13 формируется и фиксируется код й С 1ул Х 1-Х) По окончании фиксации кода на выходе сумматора 13 импульсов с выхода элемента 65 задержки, поступающего через элемент И 35 на управляющий вход регистра 12, осуществляется считывание кода м в регистр 12. Одновременно импульсом с выхода элемента 65 задержки через элемент И 34, открытый сигналом с выхода элемента ИЛИ 52, осуществляется перепись кода й 2 из регистра 1 в регистр 11.В четвертом такте работы по заднему фронту импульса с выхода элемен. та 65 обнуляется первый разряд регис. тра 68 сдвига и запускаются одновибраторы 59-63. Запираются элементы И 71, 24 и ИЛИ 52, 53, отпираются элементы И 26 и ИЛИ 50, 54, а элементы ИЛИ 47 и 48 остаются в открытом состоянии . Второй вход умножителя 14 через коммутатор 15 подключается к выходу дополнительного кода первого из регистров 20. Импульсом с прямого выхода одновибратора 59 через элемент И 44, открытый выходным сигналом элемента И 26, из содержимого первого из реверсивных счетчиков 1 вычитается единица младшего разряда и на выходе этого счетчика устанавливается код х . По окончании установйления кода в счетчике импульсами с выходов одновибраторов 62 и 63 производится считывание из блока 7 памяти в регистр 9 кода орцинаты С. л чет-.Й вертого узла (х, хф ) текущей подобласти аппроксимации. Умножитель 14 умножает значение этого кода на значение приращения первой переменной в дополнительном коде, а на выходе сумматора 13 формируется и фиксируется кодМч ф 0,+л Ь -.Х 1 ф ИзПосле фиксации в сумматоре 13 ко-, да результата импульсом с выхода элемента 65 задержки, исходящим через элемент И 36 на управляющий вход регистра 17, содержимое сумматора 13 переписывается в регистр 17.По заднему фронту импульса с выхода элемента 65 задержки заканчивает