Логический вентиль на мдп-транзисторах с динамической нагрузкой

ОП ИСАЙИ Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических тзеспуб лик,(22) Заявлено 10.07.78 (21) 2657195/18-21с присоединением заявки йо(23) ПриоритетОпубликовано 23.1280, Бюллетень Мо 47Дата опубликования описания 23, 12. 80 Н 03 К 19/08 Государственный комитет СССР по делам изобретений и открытий(72) Авторы изобретения Е. И, Андреев и Г. Н. Жукова Государственное союзное конструкторско-технологическоебюро по проектированию счетных машин и Опытный завод(541 ЛОГИЧЕСКИЙ ВЕНТИЛЬ НА МДП ТРАНЗИСТОРАХ с динАмическОЙ нАГРузкОЙ Изобретение относится к вычислительной технике и может быть использовано в МДП БИС для микропроцессоров.Известен логический вентиль сдинамической иагрузкой, в котороммежду затвором и истоком нагрузочного транэистора включается предварительно заряженный конденсатор положительной обратной связи 111.Недостатком известного устройстваявляется уменьшение выходного напряжения, обусловленное разрядомКонденсатора обратной связи, и большая потребляемая мощность, обусловленная протеканием тока черезнагруэочный транзистор при отпирании управляющих транзисторов вентиля.Известен логический вентильна МДП транзисторах с динамическойнагрузкой, содержащий тактируемыйнагрузочный транзистор, включенныймежду шиной питания и выходной шиной, и управляющую часть, включенную между выходной шиной и общейшиной 2),Недостатком известного вентиляявляется низкая помехоустойчивость,Он характе(изуется низкой устойчивостью к емкостным помехам .икритичностью к токам утечек легированных полупроводниковых областей выходного узла.5 Цель изобретения - повышение помехоустойчивости.Для достижения укаэанной цели влогический вентиль на МДП транзисторах с динамической нагрузкой,1 О содержащей тактируемый нагрузочныйтранзистор, включенный между шинойпитания и выходной шиной затворкоторого подключен к шине тактовогосигнала,и управляющую часть,1 включенную между выходной шиной иобщей шиной, введен динамическийэлемент, состоящий из дополнительного нагрузочного транзистора, включенного параллельно тактируемому2 О нагруэочному транзистору, управляющего транзистора, включенногомежду затвором дополнительного нагрузочного транзистора и выходнойшиной, затвор которого подключен25 к шине питания, и конденсаторасмещения уровня тактового сигнала,включенного между затвором дополнчтельного нагрузочного транзистора и шиной инверсного тактового15 20 ЗО 60 б 5 На Фиг. 1 представлена электрическая принципиальная схема устройства; на фиг. 2 - временные диаграммы напряжения входных и выходных сигналов; на фиг. 3 - вольтамперная характеристика Предлагаемого устройства.На схеме устройства тактируемый нагрузочный транзистор 1 включен между шиной питания 2 и выходной шиной 3, его затвор подключен к шине тактового сигнала 4,управляющая часть 5, которая может состоять иэ группы транзисторов, выполняющих определенную логическую функцию, представлена в частном случае одним транзистором б, включенным между выходной шиной 3 и общей шиной 7, затвор транзистора б подключен ко входной шине 8, Динамический элемент 9 состоит иэ дополнительного нагрузочного транзистора 10, включенного параллельно транзистору 1, управляющего транзистора 11, включенного между затвором транзистора 10 и выходной шиной 3, затвор которого подключен к шине 2, и конденсатора смещения уровня тактового сигнала 12 включенного между затвором транзистора 10 и шиной инверсного тактового сигнала 13. Значение емкости конденсатора 14, включенного между выходной шиной 3 и общей шиной 7, соответствует значению емкости выходного узла. Логический вентиль на 1.ДП транзисторах с динамической нагрузкой работает следующим образом.Тактовый сигнал на шине 4 с амплитудой 0 большей, чем постоянное напряжение Е на шине питания 2 по крайней мере на величину От напряженче отпирания транзисторов) , периодически поступает на затвор тактируемого нагрузочного транЗистора 1 обеспечивая безусловный заряд конденсатора 14 до напряжения равного Е, В этот момент временной интервал 1 на фиг. 2) напряжение инверсного тактовогосигнала на шине 13 равно нулю. Одновременно с предзарядом конденсатора 14 происходит заряд конденсатора 12 дс напряжения Е- От через открытый транзистор 11, управляющий проводимостью дополнительного нагрузочного транзистора 10. Как и во всех усройствах "без отношения", во вразумя такта предварительного заряда С) транзисторы управляющей части 5 закрыты. Таким образом, транзистор б заперт и выходная шина 3 не имеет гальванической связи с общей шиной 7.В конце такта предварительного заряда 1, , после того. как конденсатор 12 эарядится, транзистор 11 запирается напряжением по истоку. Во время такта считывания К)на фиг 2 ) тактовые сигналы на шинах 4 и 13 соответственно, становятся равными нулю и уф , на затворе дополнительного нагруэочного транзистора 10 устанавливается напряжение Г-О +1тТактируемый нагрузочный транизсто 1 в этот временной интервал всегда заперт по затвору, а проводимость дополнительного нагрузочного тран"зистора 10 зависит от комбинации входных логических сигналов управляющей части вентиля 5. Если во время интервала 1 транзистор б заперт, на выходной шине 3 сохраняется высокий потенциал (по абсолютной величине ) , при этом допол-, нительный нагруэочный транзистор 10 открыт и гальваническая связь выходной шины 3 с шиной питания 2 нейтрализует влияние емкостных помех и токов утечки.В следующий такт предзаряда напряжение на выходной шине 3 не изменится, а напряжение на затворе транзистора 10 меняется скачком от Е -17 т +О до Е ОтЕсли в следующий временной интервал 1 напряжение на шине 8 и, следовательно, на затворе транзистора б становится равным Оф, в первый момент времени дополнительный нагрузочный транзистор 10 открыт и имеет место протекание тока от шины 2 через транзистор 3, при этом напряжение на выходной шине 3 уменьшается. Как только разность напряжений Е - 0 ы становится равной напряжению отйирания От управляющего транзистора 11, происходит разряд конденсатора 12 через этот транзистор и транзистор б, Дополнительный нагрузочный транзистор 10 запирается, а напряжение на выходной шине 3 устанавливается равным нулю.Процессы, протекающие в устройстве в тактовые временные интервалы и " , идентичны описанным выше процессам в интервалы 1 и ьТаким образом, предлагаемый логический вентиль обладает преимуществом потенциальных схем (высокой помехоустойчивостью, малой критичностью к токам утечек ) и в то же время сохраняет все положительные свойства динамических схем "беэ отношения", возможность последовательного включения относительно большого количества управляющих транзисторов и малую потребляемую мощность. Формула изобретения Логический вентиль на МДП транзисторах с динамической нагрузкой, содержащий тактируемый нагрузочный транзистор, включенный между шиной питанияи выходной шиной, затвор ко.10 торого подключек шие тактового"игала, и управляющую часть, вклю-.енную между выходной шиной и общейшиной, о т л и ч а ю щ и й с я тем,что,. с целью повышения помехоустойчивости, в него введен динамический элемент, состоящий из дополнительного нагрузочного транзистора,включенного параллельно тактируемомунагрузочному транзистору, управляющегс транзистора, включенного междузатвором дополнительного нагрузочного транзистора и выходной шиной,затвор которого подключен к шине питания, и конденсатора смещения уров.ня тактового сигнала, включенногомежду затвором дополнительного нагрузочного транзистора и шиной инверсного тактового сигнала,Источники инФормацйи,принятые во внимание пои экспертизе 1, Патент США Р 3506851,кл, 307-251, 1970. 2. Заявка ФРГ У 462855,кл. Н 03 К 19/08, 1974./б 7Тираж ВНИИПИ Государственн по делам изобретени 35, Москва, Ж, Ра95о комитета Си открытийская наб., д