Устройство для преобразования хо изображения

(72) М.А,Попов, А,Г.Михно и С.Ю.Марков (56) Реальность и прогнозы искусственного интеллекта. М., Мир, 1987, с.118 - 121.НагаЬаге К, Магцдава Т, ОсЫ)ава Т. НдЬ - Ярееб НадЬ гапз 1 опп ргосеззог апб 1 й аррИсатГоп То амоаабспзрессоп апб веазогетегй. Ргос. 1 ЕЕЕ ТЬт, Соп 1, йоЬ апб Астап. Яап Ггапсзсо, СаИС. Арг 7.10, 1986, чо, 3, 1986, р. 1954-1959.(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ХО ИЗОБРАЖЕНИЯ(57) Изобретение относится к области кибернетики и вычислительной техники и может быть использовано при обработке и распознавании изображений объектов. Изобретение относится к области кибернетики и вычислительной техники и мо-жет быть использовано при обработке и распознавании изображений обьектов.Сущность преобразования Хо состоит в, следующем. Пусть й - область определения сигналов изображения и в ней действует прямоугольная система координат хОу. Тогда координаты точки изображения могутбыть заданы парой (х; у), а амплитуда сигнала изображения в этой точке - как 3 (х, у).Контур изображения объекта всегда представим совокупностью отрезков прямых линий. Произвольную прямую линию 1. в области Я можно описать в виде уравненияр = хсоз О+ узп О, (1)- длина нормали, проведенной из накоординат(точки 0) к рассматриваемой и где р чала лини ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Цель изобретения состоит в повышении точности преобразования Хо изображения и упрбшении устройства. Цель достигается за счет использования аналоговой формы представления обрабатываемых сигналов изображения при цифровом управлении процессами обработки с помощью специализированных вычислйтельных и управляющих микросхем. Схема устройства включает в себя оптическую головку и сопряженную с ней оптически секцию памяти кадра, блок памяти параметров, секцию обработки параметров, блоки адресов ячеек сигналов изображения, накопитель сигналов, блок мультиплексоров, генератор тактовых импульсов, формирователи адреса строки и столбца параметров, элемент задержки и . блок инициализации. 17 ил. О - угол между направлением Ох и .нормалью; 4х, уе 1. СО Если, напримерпрямая составлена из (Лконечного числа точек-ячеек (х 1, у 1), (х 2, у 2)., (х, у), то любая пара из этого семейства должна удовлетворять уравнениюр=хгсов О+угз 1 р О;1=1,2, п,2) Введем в рассмотрение область Р определения параметров; произвольная точка этой области задается парой(р, О), а параметр в этой точке - как Ь (р, О). Тогда прямую 1.можно записать в виде Я(х, у, р, О), где Я( ) - амплитуда сигнала иэображения в точке (х, у), а связь между парами координат(х, у) и (р, О) выражается уравнением (1),Преобразование Хо прямойвыполняется по правилу:Устройство для преобразования Хо изображения работает следующим образом, Запускающий сигнал Оби (фиг, 117 а) с блока инициализации производит запись констант в соответствующие блоки устройства, запускает ГТИ (фиг, 17 б) и устанавливает блоки в исходное состояние.На выходе формирователя 13 адреса столбца параметров появляется начальное значение параметров О= О, приведенное к первому квадранту, Поскольку значение О кратно л/2, для формирования адресов ячеек сигналов изображения используется первый блок адресов ячеек сигналов изображения (блок 7), При этом в блок 7 из блока 13 поступает два управляющих сигнала, Один сигнал (фиг. 17 в) прикладывается к блоку 7 через первый управляющий вход и сообщает о том, что значение О кратно л/2 . Другой сигнал прикладывается к блоку 7 через второй управляющий вход и сообщает о том, что значение О находится в первом квадранте.Одновременно с информационного выхода формирователя 6 адреса строки параметров в блок 7 поступает начальное значение параметра р. В блоке 7 происходит последовательное вычисление всех пар значений (хь у 1), удовлетворяющих уравне-. нию(2) при 0=6 ои р=р. Каждаятекущая вычисленная пара значений (х, у) поступает в блок мультиплексоров 8, где происходит коммутация кодов х и у на выход блока 8 по управляющему сигналу О 1 З 5 (фиг. 17 г) с первого управляющего выхода блока 13; С выхода блока 8 мультиплексоров коды адресов ячеек сигналов (х) и (у) поступают в секцию 2 памятй кадра, где они используются для извлечения сигнала из соответствующей ячейки 02 з (фиг. 17 д) и пересылки его в накопитель 3 сигналов,После вычисления всех пар значений(хь. у), удовлетворяющих значениях парамет-: ров О = йь и р = ро, и пересылки соответствующих этим парам сигналов из секции памяти кадра в накопитель сигналов, появляется сигнал переполнения на первом или втором управляющих выходах блока 7 01 о (фиг. 17 е); если О кратно (л/2) (2 п - 1), сигнал появится на первом выходе, а если О кратно й- на втором выходе.Сигнал переполнения, поступающий в секцию 5 обработки параметров, инициализирует появление управляющего сигнала на первом управляющем выходе блока 5 057 (фиг. 17 ж), который используется для записи сигнала, накопленного в накопителе 3 сигналов, в ячейку блока 4 памяти параметров,соответствующую паре (ро, Йэ ) Озз (Фиг 17 з), сдвига регистра формирования параметра р иэ блока 6 на один разряд влево, а также для установки регистра, задающего 5 значения х, в блоке 7 в начальное состояние., Таким образом. на вход. блока 7 подаетсяочередное значение параметра р = р 1 и возобновляется процесс вычисления значений пар (хь у), но уже для значений параметров 10 р= р 1 и 0=6 Ь, Описанный процесс вычисления пар (хь у) продолжается до тех пор, пока значения р не и евысят максимально-.го: рэх (1/2)х+у.15.При ррвах появится сигнал на управляющем выходе блока 6 Об (фиг. 17 и), который поступает в блок 5, а затем со второго управляющего выхода блока 5 05 э (фиг, 17 к) - в блок памяти параметров 4 для сдвига 20 строки матрицы параметров, в формирователь 13 адреса строки параметров для сдвига на один разряд влево регистра формирования параметров Ои в формирователь 6 адреса столбца параметров для 25 установки регистра формирования парамет- ра р в исходйое положение. Аналогичным образом работает устройство во всех случаях, когда значение О кратно гг/2Если значение О не кратно л/2, то 30 фоРмиРование адресов ячеек сигналов изображения производится в блоке 9. При этом иэ формирователя адресов строки параметров в блок 9 поступают: по первому управляющему входу - сигнал о том, что значейие 35 О не кратно л/2 01 з 5 (фиг, 17 г); по второмууправляющему входу - сигнал о номере квадранта, в котором находится текущее значение О; по второму параметрическому входу - значение параметра О, приведен ное к первому квадранту. Кроме того, напервый параметрический вход блока 9 поступает текущее значение параметра р.В блоке 9 вычисление адресов ячеек сигналов изображения происходит следующим 45 образом. При поступлении управляющегосигнала из блока 13, сообщающего о том, что О не кратно л/2, происходит обнуление регистра 75, который формирует текущее значение у. Это значение, наряду со 50 значениями параметров р(из блока 6) и приведенного значения параметров О(из блока 13), используется для формирования начальных условий работы схем 93, 94, 101, 109 реализации алгоритма Волдера, 55 По окончании итерационных процессовв блоках 93, 94, 101, 109 происходит формирование текущего значения х на первом информационном выходе 91 блока 9, Сигнал окончания итерационных процессов подается на первый управляющий выход блока 9Одэ (фиг, 17 л), а также используется для сигналов, информационный вход которого сдвига на один разряд регистра - задатчика подключен к выходу секции памяти кадра, 75 значений у и для установки блоков 93, 94, . выход наксйчителя сигналов подключен к ин, 109 поворота векторов в исходное со- формационному входу блока памяти пара- стояние. Сигнал завершения с первого уп метров, блок мультиплексоров, генератор равляющего. выхода блока 9 поступает тактовых импульсов, формирователи адресачерез блок 8 мультипЛексоров в секцию 2 строки и столбца параметров, второй блок памяти кадра, где используется для откры- адресов ячеек сигналов изображения, элетия аналогового ключа 19, пропускающего мент задержки и блок.инициализации, при на выход секции памяти кадра сигнал, счи этом первый выход секции обработки паратанныйизячейкисадресамихтекиутм,При метров соединен с упрэвляющим входом Оек, на кратном л/2, блок 8 мультиплек- накопителя сигналов, входом записи блока соров пропускает для управления считыва- памяти паРаметрОв и входом управления нием иэ секции 2 памяти кадра сигналы, сдвигом формирователя адреса столбца паидущиеотблока 9,а при О, кратном л/2 15 раметров, управляющий выход которого - от блока 7. Управление коммутацией осу- подключен к первому управляющему входу ществляется с помощью сигнала, поступаю- секции обработки параметров, второй и трещего с первого управляющего выхода блока тий управляащие входы которой соединены 13 Оэ (фиг. 17 г). соответственно с перйым и вторым управляПоследовательный перебор возмож ющими выходами первого блока адресов ных значений параметра ртек производит- ячеек сигналов изображения, второй выход ся так же как это описано для случая, когда секции обработки параметров соединен с О кратно л/2: при рр происходит ус- входами управления сдвигом блока памяти тановка регистра - задатчика параметра р параметров, формирователя адреса строки из блока 6 в начальное состояние и сдвиг 25 параметров и абнуляющим входом формирегистра - задатчика параметра О из блокаРователя адРеса столбца параметров, ин на 1 разряд влево, т,е, обрабатывается фрационный выход формирователя очередное зйачение О, л т.д,. адреса столбца параметров подключен кПри выполнении условия 96 первому параметрическому входу второго которое проверяется в компараторе 228 30 блошка адресов ячеексигналов изображения блока 13, на его втором управляющем вухо и паРаметРическому входу первого блока де появляется сигнал завершения. Этот сиг- адресов ячеек сигналов изображения, пернал подается в секцию 2 памяти кадра для вый и втоРой информационные выходы ко- обнуления ячеек МФПЗИ подготовки к об . торого соединены соответственйо с первым работке очередного кадра) и в секцию 5 об 35 и вторым информационными входами блока . работки параметров, где используется 1 я. мультиплексоров, выходы которого соедиуправления работой мультиплексоров 32 и нены с адресными входами секции памяти 34, Через эти мультиплексоры тактовые им адра первый управляющий вход которой пульсы от ГТИ поступают на выходы секции соединен с первыми управляющими входа, обеспечивая сдвиг и считывание элемвн- фО ми первого и вторОго блоков адресов ячеек тов, записанных в блоке 4 памяти парамет- сигналов иэображения, управляющим вхоров. дом блока мультиплексоров й первым упТаким образом, будет получено преоб. Равляющим вйхОдом формирователя разование Хо изображения, спроецирован- адреса сроки йараметров, информационного на матрицу МФПЗИ45 ный и третий управляющий выходы котороДля обработки в устройстве нового кад- го подключены соответственно к второму ра изображения необходимо подать очеред- паРаметРическому и второму управляющеной импульс из блока инициализации, му входам втоРого блока адресов ячеек сигналов изображения, первый и второйф о р м у л а и з о б р е т е н и я 50 информационные выходы которого соедиУстройство для преобразованя Хо изо- нены соответственно с третьим и четвертым бражения,содержащее секцию памяти кад- информационными входами блока мультира, блок памяти параметров, секцию плексоров,разрешающийвходкоторогосообработки параметров, первый блок адре- единен с первым управляющим выходом сов ячеек сигналов иэображейия, о т л и ч а 55 втоРого блока адресов ячеек сигналов иэою щ е е с я тем, что, с целью повышения бражения и с вторым управляющим входом точности и упрощения, устройство содер- секции памяти кадра. третий управляющий Жит оптическую головку, выход которой оп- вход котоРой соединен с втсрым управляю- тически соединен с информационным щим выходом второго блока адресов ячеек выходом секции памяти кадра, накопитель сигналов изображения, третий управляющий выход которого соединен с четвертым управляющим входом секции обработки параметров, выход генератора тактовых импульсов соединен с первым тактовым входом секции памяти кадра и входом зле-, мента задержки, выход которого соединен с вторым тактовым входом секции памяти кадра и тактовыми входами формирователя адреса строки параметров, секции обработки параметров, формирователя адреса столбца параметров, второго блока адресов ячеек сигналов изображения, блока мультиплексоров и первого блока адресов ячеек сигналов изображения, второй управляющий вход которого соединен с четвертым управляющим выходом формирователя адреса строки параметров, второй управляющий выход которого соединен с входОм считывания секции обработки параметров и входом сброса секции памяти кадра, выход блока инициализации подключен к входу генератора тактовых импульсов, к инициализирующим входом формирователей адреса строки и столбца параметров, первого и второго блока адресов ячеек сигналов изображенияЬ(р, 0) =,Г Х 3(х, у, р, 0) бх бу, х, у а 1, (3)а при конечном числе точек, образующихпрямую линию ; кзкиЬ(Ь,О) =ХЯ (х 1,у), х(, у 1, (4)Согласно (3), (4), преобразование Хо состоИг в интегрировании(или суммировании) амплитуд сигналов изображения вдоль каждого из возможных линейных направлений и отображении этой суммы параметром и(р, О) в соответствующей точке области Р.Известна техническая реализация преобразования Хо изображения с помощью специализированной параллельной вычислительной структуры 1). Однако данная структура включает в себя очень большое количество отдельных йроцессоров, соединенных между собой многочисленными связями. Поэтому специализированная параллельная вычислительная структура неудобна в реализации даже на сверхбольших интегральных микросхемах,Известен другой; более простой и высокопроизводительный процессор 2 для выполнения преобразования Хо изображений. Этот процессор выбран в качестве устройства - прототипа. Процессор включает в себя телевизионную камеру, аналого-цифровые и цифроаналоговые преобразователи, блоки оперативной и постоянной памяти, управляющую вычислительную систему, блок адресов ячеек сигналов изображения, буферные накопители, блок памяти параметров, секцию обработки параметров, логико-вычислительные блоки, секцию пзмяти кадра, секцию вычисления адреса параметра.Исходное изображение преобразуется с помощью телевизионной камеры в видеосигнал, который после его аналого-цифрового преобразования поступает в секцию памяти кадра.На очередном шаге иэ блока адресов ячеек сигналов изображения на вход секции вычисления адреса параметра поступает пара (хь у), Другой вход этой секции соединен с памятью, гдзаписаны эи 9 и сов бЬ. Первоначально на вход секции вычисления адреса параметра подаются значения зи бЬ и соз 66 и на ее выходе вычисляется значение ро, удовлетворяющее уравнению (2), которое запоминается в буферной памяти. Далее выбирается следующее значение 01 и из памяти на вход секции вычйсления адреса параметра поступают значения вЬ О и соэ 91, по которым здесь вычисляется соответствующее значение р 1. Онотакже запоминается в буферной памяти,Эти вычисления проводятся для всех5 возможных значений 6, в результате чегов буферной памяти запоминаются 512 значений ри, Далее содержимое ячейки (хь у)сигнала изображения извлекается из памяти кадра и записывается в те ячейки блока10 памяти параметров, адреса которых( 8 Ь, рл)сформированы в соответствии с описаннойпроцедурой. Управление записью ведетсяблоком обработки параметров.После этого из блока адресов ячеек сиг 15. налов изображения извлекается новая пара(хь у) и вся процедура повторяется до техпор, пока.не будут таким образом обработаны все адреса сигналов ячеек секции памятикадра. По окончании этой обработки в блоке20 памяти параметров формируется преобразование Хо исходногоо иэображения.Недостатки прототипа: 1) наличие составляющей ошибки выполнения преобразования Хо, связанной с необходимостью25 предварительного квантования амплитудсигналов и значений параметров; 2) сложность устройства, обусловленная использованием в его схеме универсальныхвычислительных систем, нескольких, видов30 оперативной и постоянной памяти, аналого-цифрового и цифроаналогового преобразователей.,Цель предлагаемого изобретения, - по-.вышение точности и упрощение устройства35 за счет использования аналоговой формыпредставления обрабатываемых сигналовизображения при цифровом управлениипроцессами обработки с помощью специализированных вычислительных и управляю 40 щих микросхем.Аналоговое представление сигналовизображения позволило исключить потреб-.ность в квантовании этих сигналов и темсамым устранить погрешности, обусловлен-45 ные этой операцией. Использование принципа цифрового управления процессамиобработки сигналов изображения с помощью специализированных вычислительныхуправляющих микросхем позволило упро 50 стить схему устройства и исключить используемые в прототипе блок постояннойпамяти, вычислительные системы, аналогоцифровые и цифроаналоговые преобразователи,55 Поставленная цель достигается благодаря тому, что в устройстве использованысекция памяти кадра, блок памяти параметров, секция обработки параметров, первыйблок адресов ячеек сигналов изображения1785004 а" и е иг и,17 Корректор О.Гус едак каэ 4366 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 изводственноат%а о иг,Составитель С,Марко Борисова Техред М,Моргентализ схемы устройства - прототипа и допол- бражения и со вторым управляющим вхонительно введены оптическая головка, вы- дом секции памяти кадра, третий управляюход которой оптически соединен с щий вход которой соединен со вторыминформационным выходом секции памяти управляющим выходом второго блока адрекадра, накопитель сигналов, информацион сов ячеек сигналов изображения, третий упный вход которого подключен к выходу сек- равляющий выход которого соединен сции памяти кадра, выход накопителя четвертымуправляющимвходомсекцииобсигналов подключен к информационному работки параметров, выход генератора таквходу блока памяти параметров, блокмуль- товых импульсов соединен с первымтиплексоров, генератор тактовых импуль тактовым входом секции памяти кадра исов, формирователи адреса строки и входом элемента задержки, выход которогостолбца параметров, второй блок адресов соединен со вторым тактовым входом секячеек сигналов изображения, элемент за- ции памяти кадра и тактовыми входами фордержки и блок инициализации, при этом . мирователя адреса строки параметров,первый выход секции обработки парамет секции обработки параметров, формироваров соединен с управляющим входом нако- теля адреса столбца параметров, второгопителя сигналов, входом записи блока блока адресов ячеексигналов изображения,памяти параметров и входом управления блока мультиплексоров и первого блока адсдвигом. формирователя адреса столбца па- ресов ячеек сигналов изображения, второйраметров, управляющий выход которого 20 управляющий входкоторогосоединен счетподключен к первому управляющему входу вертым управляющим выходом формировасекции обработки параметров, второй и теля адреса строки параметров, второйтретий управляющие входы которой соеди. управляющий выход которого соединен сонены соответственно с первым и вторым входом считывания секции обработки парауправляющими выходами первого блока ад метров и входом сброса секции памяти кадресов ячеек сигналов изображения, второй ра, выход блока инициализации подключенвыход секции обработки параметров соеди- ко входу генератора тактовых импульсов, кнен с входами управления сдвигом блока инициализирующим входам формироватепамяти параметров, формирователя адреса лей адреса строки и столбца параметров,строки параметров и обнуляющим входом 30 первого и второго блока адресов ячеек сигформирователя адреса столбца парамет- налов изображения.ров, информационный выход формировате- Сопоставительный анализ показывает,ля адреса столбца параметров подключен кчто заявляемое устройство отличается тем,первому параметрическому входу второго что в его схему(по сравнению с прототипом)блока адресов ячеексигналов изображения 35 введены оптическая головка, накопительи параметрическому входу первого блока сигналов, блок мультиплексоров, генераторадресов ячеек сигналов изображения, пер- тактовых импульсов, формирователи адревый и второй информационные выходы ко- сов строки и столбца параметров, дополниторого соединены соответственно с первым тельный блок адресов ячеек сигналови вторым информационными входами блока 40 изображения, элемент задержки и блок инимультиплексоров, выходы которого соеди- циалиэации,нены с адресными входами секции памяти Техническая сущность и принцип дейсткадра, первый управляющий вход которой вия предложенного устройства поясняетсясоединен с первыми управляющими входа- на фигурах 1 - 15:ми первого и второго блоков адресов ячеек 45 фиг. 1 - структурно-функциональнаясигналов изображения, управляющим вхо- схема устройства;дом блока мультиплексоров и первым уп- фиг,2 - схема секции памяти кадра;равляющим выходом формирователя фиг. 3 - схема блока памяти параметадреса строки параметров, информацион- ров;ный и третий управляющий выходы которо фиг. 4 - схема секции обработки парагоо подключены соответственно ко второму метров;параметрическому и второму управляюще- фиг. 5 - схема формирователя адресаму входам второго блока адресов ячеек сиг- столбца параметров;налов изображения, первый и второй фиг, 6 -схема первого блока адресовинформационные выходы которого соеди ячеек сигналов иэображения;нены соответственно с третьим и четвертым фиг, 7 - схема блока мультиплексоров;информационными входами блока мульти- фиг. 8 - схема втооого блока адресовплексоров, разрешающий вход которого со- ячеек сигналов иэображения;единен с первым управляющим выходом фиг. 9 - схема первого, второго и третьвторого блока адресов ячеек сигналов изо- его блоков поворота векторов (подблок вто10 тарный.Число выходов у дешифраторов 15 равно количестку 3 строк, число выходов у дешифратора 17 равно числустолбцов15 МФПЗИ, Соответственно число входое у дешиФраторов составляет оцуп, и О 92.Элемент задержки 16 предназначен длязадержки поступающего на его вход тактового импульса на время (3 т/2),20Мультиплексор 18 предназначендляизбирательного пропускания сигнала.Аналоговый ключ 19 обеспечивает передачу считанного сигнала из МФПЗИ в накопитель 3 и имеет один выход и два входа -25 основной (соединен с транзистором чТ 4) иуправляющий (соединен с выхОдом ячейкинИ н)Считывание зарядового пакета, накопленного в произвольной фоточувствитель 30 ной ячейке МФПЗИ, осуществляетсяследующим образом. Пусть сформирована"единица" на выходе дешифратора 17; соответствующем адресу столбца считываемойячейки, При этом будет открыт только один35 из транзисторов ЧТ 2, а именно тот, которыйсоединен с указанным выходом дешифратора 17. Тогда очередной импульс с выходагенератора 1 (фиг. 2 а), прикладываясь к затвору транзистора ЧТЗ, открывает его, и по 40 тенциал Е 2 через открытые транзисторыЧТЗ и ЧТ 2 прикладывается к соответствующему электроду Э 1 (фиг. 2 б), подготавливаястолбец к считыванию зарядового пакета,После прекращения тактового импульса45 электрод Э 1 переходит в "плавающее" состояние.Тактовый импульс через время х с элемента задержки 12 поступает (фиг, 2 в) навходы ячеек И, расположенных после де 50 шифратора 15, При этом сработаетта ячейкаИ, которая соединена с единичным выходомдешифратора 15 (выход, задающий номерсчитываемой строки МФПЗИ). Сигнал сячейки И поступает на электрод Э 2 соответ 55 ствующей строки и открывает его, Тогда зарядовый пакет, сформированный приоблучении фоточувствительной ячейки ихранящийся под электродом ЭЗ, перейдетотсюда под электрод Э 1 и далее через отрого блока адресов ячеек сигналов изображения);фиг. 10 - схема формирователя кода для управления арифметикологическим устройством (АЛУ); 5фиг. 11 - схема первого формирователя кода для управления регистром;фиг, 12 - схема второго формирователя кода для управления регистром;фиг. 13 - схема постоянногозапоминающего устройства (ПЗУ) блока поворота векторов;фиг. 14 - схема четвертого блока поворота векторов (подблок второго блока адресов ячеек сигналов изображения);фиг. 15 - схема формирователя адреса строки параметров;фиг. 16 -схема блока приведения параметра О (подблок формирователя адреса строки параметров);фиг. 17- эпюры напряжений на выходах блоков устройства.Предложенное устройство, включает в себя следующие блоки: 1 - оптиЧеская головка; 2 - секция памяти кадра; 3 - накопитель сигналов; 4 - блок памяти параметров;5 - секция обработки параметров; 6- формирователь адреса столбца параметров; 7- первый блок адресов ячеек сигналов изображения; 8 - блок мультиплексоров; 9 - второй блок адресов ячеек сигналов изображения; 10. - блок инициализации; 11 - генератор тактовых импульсов; 12 - элемент задержки; 13 - формирователь адреса строки параметров.На фиг. 1 и далее непрерывной одйночной линией обозначены однокзйальные электрические связи, непрерывной сдвоенной линией - многоканальные электрические связи; пунктирной линией со стрелкой обозначена оптическая связь между блоками 1 и 2.Оптическая головка предназначена для формирования действительногоо оптического иэображения объекта в плоскости матричного фотоприбора с зарядовой ин. жекцией (МФПЗИ) 14, входящего в Состав секции 2 памяти кадра (фиг, 2),Секция 2 памяти кадра предназначена для преобразования оптического изображения объекта в массив электрических сигналов (зарядовых пакетов) и их адресного " считывания, Схема секции 2 изображена на фиг,2 и включает в себя: 14 - МФПЗИ; 15 - дешифратор адресов строк; 16 - элемент задержки; 17 - дешифратор адресов столбцов; 18 - мультиплексор; 19 - аналоговый ключ. Кроме того, в состав секции 2 входят ячейки "И", "ИЛИ-НЕ" и полевыетранзисторы ЧТ. МФПЗИ содержитхфоточувствительных ячеек, располагаемых под электродами ЭЗ, и, кроме того, электроды Э 1, Э 2, Э 4, МФПЗИ позволяет (при подаче на ее электроды соответствующих напряжений) производить неразрушающее считывание зарядовых пакетов с произвольным доступом в ячейки,Дешифраторы 15, 17 предназначены для преобразования двоичного кода в уникрытый транзистор ЧТ 2 приложится к за- ние - через выходной затвор 24, которыйтвору ЧТ 4. При этом на входе аналогового является одновременно выходом заявляеключа 19 будет сформирован сигнал, про- мого устройства.порцианальный величине зарядового паке- Секция 5 обработки параметров (фиг. 4)та, В момент приложения импульса на 5 предназначена для формирования сигналовуправляющий вход ключа 19 сигнал с управления блоком 4. Схема секции 5 состоМФПЗИ появится на его выходе ит из двухмультиплексоров 32, 34, дешифЧтобы недопустить разрушения считан- ратора 28, счетчика 27; блока из двух ячеекного зарядового пакета, его необходимоИ 30, двух ячеек ИЛИ 26, 29, двух инверто.вернуть в исходную ячейку. С этой целью 10 ров 31, 33, формирователя импульсов 25,тактовый импульс от генератора 11, за- Секция 5 работаетследующимобразом.держанный элементом задержки 16 на . После окойчания процесса вычисления ад. время Зт/2, поступает на затворы транзи- ресов сигналов (это происходит всякий разсторов ЧТ 1 (фиг. 2 г), и электроды 31 обнуля- при достижении величйной х или у максиются, Однако некоторую часть времени 15 мального значения) на второй, третий илисоответствующйй электрод-затвор Э 2 ещечетвертыйгуйравляющий вход приходит сиготкрыт поэтому зарядовый пакет.из-поднал от блока 7 или 9. Этот сигнал черезэлектрода 31 перейдет в исходную фоточув- ячейки ИЛИ 29 и И 30 проходит на первыйствительную ячейку.: выход секции через мутльтйплексор 32 и исНакопитель,3 сигналов предназначен 20 пользуется для йницигаглйзгациизапитси индля стуммнировантйя аналоговых сигналов, формации из накопителя сигналов 3 впоступающих йоследовательно во време-ячейку блока памяти параметров 4 й дляни йаего суммирующий вход.Считывание одновременного сдвига элемента в строкейактопленной суммы сигналов производит- блока памяти параметров 4. После окончася при подаче: импульса на управляющий 25 ния цикла измейения параметра р(достиже., входнакопителя;. : ния величиной р максимального значения),Блок 4 памяти параметров предназна-:. на первый управляющий вход блока прихочен"для -записи и хранения в аналоговой дит сигнал от блока 6. Этот сигнал проходит. форме параметров преобразования Хо сиг- . через ячейку И 30 и мультийлексор 34 намалов"изобьражения. Блок 4(фиг. 3) включает ЗО второй выход секцйи и далее исйользуетсяв,Себя входной затвор 20, формирователи для-сдвига строки в блоке памяти парамет 211; 212 и 22 фазовых импульсов, матричное ров 4 и сдвига регистра вблоке 13,запомгинающее"устройство 23 й выходной Вход считывания используется для подзатвор 24. - ".,-. ачи сигнала на.считывтание информации изМатричйоезапоминающееустройство 23 35 блока 4 памяти параметров. При подаче на.имеет последовчатгель-параллтельную органи- этот вход полОжительногоо перепада мульзацию ячеек памятисодержит ейх строк и . типлексоры 32, 34 пропускают сигналы, при. рвхстолбцов. Информация(зарядовые паке- ложенные к их первым входам, на первый иты, пропорциональные значениям парамет- второй выходы секций 5. Счетчик 27 обнуляров Хо) последовательно вводится через 40 ется с помощью дешифратора 28 после счевходйой затвор в строку, после заполненията и тактовых импульсов (где и равно числустроки ее содержимое одновременно "сбра- элементов строки блока памяти параметсьвтаетьСя" в соответствующие ячейщ сосед- ров),ней нижней строки; после чего вводится Формирователь 6 адреса столбца парановаяинформация; и т,д,: 45 метров(фиг. 5) предназйачген для полученияУправление перемещенйем зарядовыхтекущето зйачения параметра р и выработпакетов внутри запоминающего устройст- ки сигнала перейолнения при достижении реа 23 осущестапяется стандартными оо- максимального значения Ь 1/2 Эх аи н. у ати ),следовательностями фазовых импульсов, . Он состоитиз двух регистров 37, 39, компаформируемых формирователями 211, 212 и 50 ратора 38, формирователя кода 36, ячейки22, Формирователй 211 и 212 обеспечивают ИЛИ 35.сдвиг зарядовых пакетов соответственноФормирователь кода 36 (фиг. 11) предвдоль верхней и нижней строк запоминаю- назначен для управления работой регистра;щегоустройства 23, формирователь 22 обес текущего значения р. При подаче сигналапечивает сдвиго строк в направлении 55 .на вход 1 формирователя кода вырабатывасверху внйз (фиг, 3), ется код обнуления регистра, а при подачеЗапись в запоминающее устройство 23 сигнала на вход 2- код сдвига содержимогоочередного значейия параметра Хо произ- регистра на один разряд влево. В регистреводитсячерезвходнойзатвор 20,асчитыва хранится максимальное значение параметра ррияк/2 тк и +у и . Комоаратор чение О. Открывается одна ив ячеек И бло. 38 служитдля контроля достйжения макси- ка 43. Далее в блоке 44 элементов ИЛИ мального значения параметром р, вырабатываются сигналы управляющиеФормирователь 6 адреса столбца пара- АЛУ 48, мультиплексорами 42, 46, 50, реги- метров работает следующим образом; ини страми 54, 60. На информационных выходах циализирующий сигнал обнуляет регистр 37 711 и 712 блока, в зависимости от величины и устанавливает начальное состояние схе,появляются сигналы: мы. Всякий раз при поступлении сигнала.от блока 5 на вход 62 управления сдвигом про- О 0; х х/2+ р; исходит сдвиг содержимого регистра 37 на 10 9 й/2; у = ул/2+ р; один разряд влево (вырабатывается очеред- О- й:х-хв/2-р; ное значение р), а при поступлении сигнала О 3 й /2: у - утвт/2 - р. на обнуляющий вход 63 происходит обнуление регистра 37 (цикл изменения р возоб- Для ктачкдогот случая одна из координат новляется),.:, 15 постоянна в течение всего цикла работыПервый блок 7 адресов ячеек сйгйалов блока, а другая изменяется от 0 до максиизображенйя (фиг, 6) предназначен для вы- малтьйого значения, По окончании цикла на числения текущих значений коДОв адресов т; одном иэ управляющих выходов 79 или 71 о ячеек секции памяти кадра вслучае; когда - появляется сигнал переполнения; который значение параметра О кратно л/2 и, кроме 20 используется для управления накопителем того, блок 7 обеспечивает выдачу управляю- сигналов 3. Значение р с интформацйонного щихсигналов в блок 5; . : выхода блока 6 поступает на АЛУ 48 черезБлок 7 (фиг, 6) сбстоит"иЗ шести регист-, параметрический вход 71, ров 39, 40, 54, 55, 60, 61; трехтмсультиплексо- .:,Блок 8 мультиплексоров (фиг. 7) предров 42, 46, 50, трех формирователей кода 47; 25 назначен для коммутации значений адресов 53, 59, двух компараторов 56, 62, одногоосигнталотвхиу, пбступающихнаинформациарифметико-логического устройства (АЛУ) . онные входы этого блока с первого:и второго 48, пяти ячеек ИЛИ (блок из трех ячеек 44, блоков адресов ячеек сигналов изображе, 58), шести ячеек И (блбк из четырех ячеекния в зависимости от:текущих значений па, 51, 57), трех инверторов 41, 45, 49, 30 раметра О. Схема блока 8 состоит из двухФормйрователь 47 кода (фиг. 10) пред- регистров 67, 71 (в которых записываются назначен для управления работой АЛУ 48,.: соответстаеннко: текущие значения х и у),формирователи 53 и 59 кода (фиг; 11) собственно двухмультиплексоров 64, 69, предназначены для управленйя работой ре- двух формирователей 66; 70 кодов, двух ингистров соответственно 54 и 60.: 35 верторов 63, 68 и ячейки И-НЕ 65. ФормиРегистры 39, 40, 55, 61 пречдназначены " рователи кодов 66, 70 (фиг. 12) для хранения и вйдачи констант соотаетст- предназначены для уйравления записью инвенно хп/2, у/2, ув, хп 1. В регистрах 60 и 54 . формаций в регистры 67, 71, формируются текущие значения соответст- Блок 8 работает следующим образом, венно х, у. " . 40 На информационные входы 8 з86 постуКомпараторы 62 и 56 служатдля контро- пают значения х и у, вычичсленнце в блоках ля достижения величийами х и у своих мак и 9, и далее эти значения проходят насималъных значений. Мультиплексоры 42, мультиплексоры 64, 69. Управляющий 46, 50; в зависимости от величины О, под- вход 8 т соединен с первым управляющим ключают к выходу блока сигналы от различ выходом блока 13, Если текущее значение ных схем вычисления сигналов, О кратно ж/2, то с первого управляющегоПервый блок 7 адресов ячеек сигналоввыхода блока 13 снимается логический "0",. изображейия работает следующим обра- который подается на вход ячейки И-НЕ 65 и зом. Инициализирующийсигналчерезячей- на управляющие входы мультиплексоров ки "ИЛИИ 52, 58 поступает соответственно 50 64, 69. По сигналу логического "0" мультина формирователи 53, 59 кода, в которых . плексоры 64, 69 пропустят текущие значевырабатываются коды обнуления регистров ния х и у, вычисленные в блоке 7, Выходной 54 и 60, При этом схема блока 7 приходит в сигнал ячейки ИЛИ поступает на формироначальное состояние. ватели 66;70, где формируются коды, разре.Сигнал от блока 13, поступающий на 55 шающие запись значений х и у с выходапервый управляющий вход 72, разрешает мультиплексоров 64, 69 в регистры 67., 71. работу блока 7 (это происходит, если значе- При О, не кратном д/2, на управляюние О кратно л/2 ), На второй управляю- щий вход 8 т поступает логическая "1", что щий вход (группа входов 7 з76) приходит приводит к тому; что мультиплексоры 64, 69 сигнал от блока 13, который определяет зна1785004 14 коммутируют значения х и у, поступающиеот блока.9. Эти значения запишутся в регистры 67, 71 при поступлении на разрешающий вход 82 сигнала завершения вычислений с первого управляющего выхо да блока 9.Второй блок 9 адресов ячеек сигналов. изображения (фиг, 8) предназначен для вычисления текущих значений кодов адресов шин счекции памяти кадра в случае, когбда 10 значение параметра О не кратно л/2, Кроме того, блок 9 обеспечивает выдачу запрещаюшего сигнала в блоки 2, 8 в тех случаях, когда текущее значение х выходит за пределы установленного диапазона.15Блок 9 (фиг, 8) состоит из одйннадцатй регистров 75, 76, 78, 80,83, 89, 102, 110, 111, ; 112; 113, трех мультиплексоров 82, 86, 92, трех АЛУ 79, 96, 99, трех компараторов 77, 90, 104, 114, двух схем умножения 84, 103, 20 пяти формирователей кода 74, 95, 98, 107, 108, трехинверторов 81; 85, 91, трех схем ."И "73; 97, 100, пяти схем "ИЛИ" 72, 73,.105, блок из двух схем 106, четырех блоков поворота вектбров 93, 94, 101, 109 и двух ВЗ триггеров 87, 88.Формирователи кода 95, 98 (фиг, 10) предназйачены для выработки управляющих кодов АЛУ(соответственно 96 и 99). При подаче положительного перепада на вход 30 формирователя кода, на его выходе формируется код, устанавливающий режим сложения двух операндов в АЛУ. Формирователи кода 74 (фиг. 11), 107, 108 (фиг. 12) предназначены для управления режимами работы 35 регистров соответственно 75, 111, 113.Блоки 94, 101, 113 поворота вектоеров реализуют итерационный алгоритм Волдерапо формулам:А 1+1=А 1+ йВ 21;,(5) 40В 1+1 В 1- О А 1 2; (6)р+=р - О агстд 2; (7)й = з 1 дп р.. По окончании итерационного циклазначения переменных будут:45 Д 1-Д 1- Я 1)2,В 1+ 1 = В + аС 2 ;з 19 п Ю = з 19 п(А).. (8) (9) А = О; Вк = А С/О 50 При подаче в качестве начальных значений;А 0 - р -(у - у и/2) з 1 п напр, В 0 = О;55 С=У Ущ/2 1=(У-ув/2) соз 6 р,получают;В (1/соз 8 р ) р - (у - ущ/2) е 31 п 86 р )Таким образом, на выходе АЛУ 99 получается требуемая зависимость х = 1(у). Ап = 1/К (Ао соз дало + Возп Оо );Вп = 1/К (Вр соз уЪ - А 0 з 1 п уЪ );дъ-О,где к-и 6+2 .1=0и - число разрядов числа;Ао, Во, уЬ - начальные значения величин А, В, р.Задавая переменным необходимые начальнйе значения, получают требуемые соотношения на выходе блоков поворота векторов. Так, в блоке 94: А 0 = 1/К (у - уп); Во=О; Ъ =бар, На выходе блока поокончании итерационного цикла получают: Ап =. (у - уп/2) соз 6 р, Вп = - (у - уа/2) з 1 и Ор В блоке 101, задавая в качестве началь. - ных значений;А 0 = хп/2; В 0 = у - уп/2; ро = 66 р, получают:Ап= К(хп/2) соз 8 р+(у-уп/2) 31 п 6 р).В блоке 109, задавая начальные значения;. Значения, получаемые в блоке 94, предназначены для подачив блок 93; где производятся дальнейшие вычисления текущих значений х, а значения с выхода блоков 101 и 109 используются для контроля выхода текущих значений хза предельные величины (при этом с выходов компараторов 104 или 114 через ячейку ИЛИ 105 подаются сигналы запрета далтьнейших вычислений в блок 93 и на выход блока).В блоках 94, 101, 109 поворота векторов элементы 116125 реализуют уравнение (5), элементы 126136 - уравнение (6), элементы 137147 - уравнение (17), ПЗУ (фиг, 13) предназначено для хранения констант агсЩ 2, используемых в уравнении (7). Остальные элементы предназначены для управления итерационйым процессом;С помощью триггера 87 производится управление работой схем 94, 101, 109.Блок 93 поворота векторов (фиг, 14) преднаначен для реализации множитель- но-делительной операции по алгоритму Волдера. В нем реализованы итерационные зависимости: По окончании цикла получают;Поскольку при вычислениях в блоке93 происходит сокращение на величину(у - уп/2), необходимо проверить ее на равенство нулю, что и.производится в компараторе 90 (фиг, 8). Если (у - у/2) О, всоответствующие схемы выдаются альтернативные величины.Контроль за тем, чтобы операнды блока93 невыходили за допустимые значения,производится с помощью блоков 101, 109 икомпараторов 104, 114.Регистры, использованные в блоке 9,имеют назначение 75-хранение и обработка текуцего значения у; 76 - хранение константы угл.; 80 - хранение константы 1; 78 -храненйе константы уп/2; 83 - хранениеконстанты 1/К; 89 - хранение койстанты 0;102 - хранейие константы хп/2; 112 - хранение константы К; 113 - хранение и обработка выходной величийы блока 101; 110"хранениеконстанты -х/2; 111 - хранение.и обработка выходного значения переменной блока 109.,Компаратор 77 служит для контроля выполнения условия у уп. При нарушенииэтогоусловия, на выход 9 д выдается соот-:.ветствующий ,сигнал и в регистре 75 устанавливается начальное значениепеременной у. АЛУ 79 постоянно работает врежйме вычитайия,Блок 9 работает следующим образом:Сигнал с йнйциализирующего входа 93, про.ходя через ячейки "ИЛИ" 72, поступает на,; вход 1 формирователя кода 74, где вырабатывается код обнуления регистра 75. Такимобразом,схема приводится в исходное положенйеСигнал:с выхода 3 лемента 72 поступает также в ячейку "ИЛИ" 73, откудадалее на вход Я триггера 87, который устанавливает рабочий режим блоков 94, 101,. 109 поворота векторов.При(у-Уп/2)О(это условие проверяется компаратором 90) происходит формирование начальньГх значений:Ао (1/К) (у уа/2); Во 0; Ъ =,Жр,, которые подаются соответственно на входы1, 2, 3 блока поворота векторов 94;Ао хв/2: Во у-уа/2; Ро =66 р.которые подаются соответственно на входы1, 2, 3 блока поворота векторов 101;и нВАо -ха/2; Во " у-уп,/2; р:6,которые подаются соответственно на входы1, 2, 3 блока поворота векторов 109. По окончании итерационного процессана выходах блоков появляются сигнаЛы:Ак-(у-у/2) соз 6 Ьр,Во -(у-уп 1/2)ххзЬ 6 р - соответственно на выходах 5 и 6 5 блока 94;Ак КЦхщ/2).соз бЬр+(у - уп/2)ххз 1 п 66 р ) - на выходе 5 блока 101;Ак щ К -хт/2).соз 6 Ьр+(у-уе/2)х 10хзЬ Опр - на выходе 5 блока 109;Сигнал окончания вычислений в блоке94, постуйающий с его выхода 7, подаетсяна й-вход триггера 87 (что приводит к прекращению итерационного процесса в блоках 94, 101, 109) и на 8-вход триггера 78, .15 управляющего работой блока 93 (по этомусигналу начинается итерационный процессв этом блоке).Сигналы с выхода 5 блоков 101, 109 20сравниваются соответственно в компара торах 104 и 114 с величиной К р, получаемой в умножителе 103. Если К рК ххЦхп/2) соз Жр+(у-у/2) з 1 п 6 ьр) илиКр К (-х/2) соз 6 ьр+(у-у/2)ххзп 6 йр), то с выхода компаратора 104 или114 подаетсячерез ячейку "ИЛИ" 105 сигналзапрета вычислений в ячейку "И" 97 и навторой управляющий выход 910 блока 9.На выходах 1.4.блока поворота векто ров 93 появляются йачальные сигналы итерационного процесса:Ао- р-(у "ув/2) зЬ 6 р, В -(у- уа/2) соз 6 р,Со; Р-у-у,35. После окончания итерационного процесса в блоке 93 на выходе 7 этого блока появляется результат множительно-дели-.40 тельной операции;,4Ск щ АоР/В - (1/соз 6 р ) хх(р (у ув/2)зЬ ОЬр. Сигнал завершения итерационного йроцесса в блоке 93, поступающий с выхода 8 этого блока, передается на й-вход триггера 88 (это ведет к прекращению вычислений в блоке 93) и на первый управляющий вйход 50 9 з блока 9.Результирующее значение величины хполучается на выходе АЛУ 99 и поступает на первый информационный выход 9 ц блока 9,При (у - у) - 0 на выходе компаратора 55 90 вырабатывается сигнал управления, поступающий в мультиплексоры 82, 86, 92, который подают соответственно;значение Ао " р вместо Аор (у - ув/2)х хз и 6 пр на вход 1 фрака 93;значение О = 1 вместо О = у - у на вход 4блока 93;значение Ао=1/К вместо Ао=(1/К) (у-уе/2)на вход 2 блока 94.При атом на первом информационномвыходе блока 9 формируется сигнал:х =(х/2)+(р/сов Ябр) Сигналы, поступающие со второго управляющего входа (группа входов 96, 97, 9 а)блока 9 в блок 106 ячеек ИЛИ, используются.для управления знаками АЛУ 96, 99 в зави- .симости от номера квадранта; в которомнаходится значение О.:" . 15Работа схемы возобновляется всякийраз при поступлении сигналов обнуленияили сдвига на регистр 75.Блок 10 инициализации (БИ) формируетодиночный импульс для запуска генератора 2011. и приведения в исходное состояние бло ков устройства.Генератор 11 тактовых ймпульсов (ГГИ)обеспечивает формирование тактовых им-пульсов, синхронизирующих работу устройства.Элемент 12 задержки предназначен длязадержки поступающего на его вход тактового импульса на время х,.Формирователь 13 адреса строки па- ЗОраметров (фиг. 15), предназначен для вычисления приведенного значения Опр иформирования сигналов управления, учитывающих номер квадранта, в котором нахо-дится значение О, а также выделяющих 35случаи, когда значение О кратно л/2, Онсостоит из шести регистров 227, 230, 233,234, 237, 241, двух компараторов 228, 231,формирователя кода 229, двух ячеек ИЛИ232, 238, трех мультиплексоров 236; 240, 40243, счетчика 245, дешифратор 246, формирователя импульсов 244, схемы 226 приведения угла О, четырех инверторов 235, 239,242, 247:Схема приведения угла О (фиг. 16) 45предназначена для вычисления приведен. ного значения О, т,е. значения О из дианазона (О, л/2 ) и выдачи в соответствующиеАЛУ управляющих сигналов, учитывающихномер квадранта, в котором находится значение О. Схема приведения Осодержит .регистр 262; три компаратора 248, 253, 261,три АЛУ 250, 255, 263; три мультиплексора252. 258, 260, три инвертора 251, 257, 259,. две ячейки "И" 249; 254 и ячейку "ИЛИ" 256.Формирователь 13 адреса строки параметров работает следующим образом,Перед началом работы устройства производится запись констант в регистры; 230 - О вам (максимальное значение параметра О);233 - О;234 - О = ж/2;237 - О =л;241 - О = ЗГ/2;262 блока 226- 0=27;счетчик 245 обнуляется.При подаче инициализирующего импульса на вход 132, происходит обнуление регистра 227, Таким образом, в регистр 227 заййсывается начальное значение 9 = О, Компаратор 228 сравнивает текущее значе-ние Эс Опм и при выполнении условия ( 0 Взх) выдает сигнал о конце вычислений, Компаратор 231 служит фиксации моментов перехода значений 9 из одного квадранта в другой. На его вход 1 поступает текущее значение О, а на вход 2 - значение 6 кратное т/2, с одного из регистров 233, 234, 237, 241. Управление подачей этих сигналов осуществляется схемой, состоящей из формирователя импульсов,244, счетчика 245, дешифратора 246, трех мультиплексоров 236, 240, 243, схемы "ИЛИ" 238.Всякий раз при смейе квадранта, в котором находится текущее значение О, сигнал с выхода компаратора 231 запускает формирователь 244, импульс которого подается на счетный вход счетчйка 245; увеличивающий на 1 значение кода на выходе счетчика. Дешифратор 246, в соответствии с этим измененным кодом, выдает сигнал на управление мультиплексорами 236, 240, 243, подающим к выходу мультиплексора 240 очередноезначение 9, кратное 7 г/2, Сигнал с выхода дешифратора поступает также на один из управляющих выходов 131 о131 з блока 13.При достижении значением Очетвертого квадранта дешифратор 246 обнуляет счетчик 245, и на вход 2 компаратора 231 подается значение О - О. Если значение вне кратно ж/2, то с компаратора 231 через ячейку "ИЛИ" 232 выдается сигнал на первый управляющий выход блока 13,В схеме приведения Опроизводится определение номера квадранта, в котором находится текущее значение Ос помощью компараторов 248,253, 261. На выходах ячеек "И" 249, 254 формируются управляющие сигналы, которые определяют знак сложения- вычитания АЛУ 250, 255, 263, управляют схемой коммутации из трех мультиплексоров 252, 258, 260 и поступают на выходы схемы приведения О для подачи на управляющие выходы 137139 блока 13. С выхода мультиплексора 260 приведенное значение О поступает на выход 8 схемы приведения О,