Вероятностное устройство для решения краевых задач

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 191 (11) 315 и С 06 Р 15/ ИСАНИЕ ИЗОБРЕТЕНИЯ Я 0 йл;Ф ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ/ СВИДЕТЕЛЬСТВ(71) Институт проблем моделированияв энергетике АН Украинской ССР(54)(57) ВЕРОЯТНОСТНОЕ УСТРОЙСТВОДЛЯ РЕШЕНИЯ КРАЕВЫХ ЗАДАЧ, содержащее датчик случайных чисел, пусковойвход которого является пусковым входом устройства, блок формированиякоординат случайных точек обходаобласти, включающий группу сумматоров, узел задания геометрии области,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия иточности, блок формирования координат точек обхода области содержитгруппу реверсивных счетчиков, группурегистров, элемент И, группу элементов ИЛИ, группу элементов НЕ-И, первую и вторую группы элементов задержки, причем входы числовой информации сумматоров группы соединеныс входами числовой информации регистров группы, входы адресной информации сумматоров группы соединены свходами адресной информации регистров группы, выход первого сумматорагруппы соединен с входом первогоэлемента задержки первой группы ипервым входом элемента И, выход второго сумматора группы соединен с входом второго элемента задержки первой группы и вторым входом элемен-,та И, выходы третьего и четвертогосумматоров группы соединены с входами соответственно первого и второгоэлементов задержки второй группы,выходы первого и второго элементовзадержки первой группы соединены спервыми входами соответственно первого и второго элементов ИЛИ группы,выход элемента И соединен с вторымивходами первого и второго элемен"тов ИЛИ группы, выход первого элемента задержки второй группы соединенс первым входом четвертого элемента ИЛИ группы, с первым счетнымвходом первого реверсивного счетчика группы и прямым входом первогоэлемента НЕ-И группы, выход второгоэлемента задержки второй группы соединен с вторым входам четвертогоэлемента ИЛИ группы, с первым счетным входом второго реверсивногосчетчика группы и прямым входом второго элемента НЕ-И группы, выход первого элемента ИЛИ группы соединен с инверсным входом первого элемента НЕ-И группы, с вторым счетнымвходом первого реверсивного счетчикагруппы и с первым входом третьегоэлемента ИЛИ группы, выход которогосоединен с первым входом пятого элемента ИЛИ группы, выход второго элемента ИЛИ группы соединен с вторымвходом третьего элемента ИЛИ группы,вторым счетным входом второго реверсивного счетчика группы и с инверснымвходом второго элемента НЕ-И группы,выход четвертого элемента ИЛИ группысоединен с вторым входом пятого элемента ИЛИ группы, выходы первого иформирования координат случайных точек обхода области, выход кода координат вершин случайных траекторий которого соединен с входом кода координат вершин случайных траекторий 5 узла 5 вычисления вероятностей перехода.Первый и второй вход: элеменга ИЛИ 15 в датчике 1 случайных чисел (фиг. 2) являются соответственно пусковым входом 18 и входом 19 датчика 1, а выход является управляющим выходом 16 датчика 1 и соединен с первым входом генератора 11 тактовых импульсов, выход которого соединен с первым входом сумматора 12 по модулю два и входом счетчика-делителя 10. Выход счетчика-делителя 10 соединен с вторым входом генератора 11 тактовых импульсов и первыми 20 входами элементов И группы 14, вторые входы которых соединены с выходами разрядов сдвиговсго регистра 13, а выходы являются информационным выходом 17 датчика 1. Выход суммато ра 12 по модулю два соединен с входом сдвигового регистра 13, первый и второй выходы которого соединены соответственно с вторым и третьим входами сумматора 12 по модулю два. ЗО Входы адресной и числовой информации счетчика-делителя 10 соединены с вхс дами соответственно адресной и числовой информации сдвигового регистра 13 и являются входами соответственно адресной 20 и числовой 2 1 информации датчика 1.Устройство работает следующим образом.Инициирует работу устройства на личие пусковых сигналов (вход 9) и сброса (начальная ус гановка вход 8). При этом в узле 5 выполняется программа, зашитая в блоке 71 постоянной памяти, заключающаяся 45 в очистке регистров, сбросе в ноль триггеров и переводе узла 5 в режим ожидания, Параллельно с узлом 5 начинает работу блок 3, в котором по пусковому сигналу на входе 45 содержи О мое основание блока 38 памяти (стековой памяти) переписывается в блок 39 регистров, а на следующем такте из него в умножители на знак группы 41 и второй сумматор группы 43,55 После этого узел 3 также приходит в режим ожидания, Начинается работа датчика 1 случайных чисел при поступленин пускового сигнала на вход 18,который определяет через элемент ИЛИ 15 наличие единичного сигнала генератора 11 тактовых импульсов,Приход каждого импульса увеличиваетсодержимое счетчика-делителя 10 наединицу и обеспечивает сдвиг содержимого сдвигового регистра 13. Через К тактов управляющий сигнал свыхода счетчика-делителя 10 останавливает генератор 11 тактовых импульсов и стробирует вывод содержимогосдвигового регистра 13 через выходные элементы И группы 14 на выход 17датчика 1 случайных чисел,С появлением псевдослучайногодвоичного числа на входе 30 блока 2начинается его работа, В сумматорах группы 22 параллельно происходитвычитание псевдослучайного числа иззначений вероятностей перехода, хранящихся в сумматорах, выходами которых являются знаковые разряды, Знак"минус" может получиться только наодном из выходов, определяя тем са -мым направление случайного шага, Припоявлении единичных сигналов па первых входах реверсивных счетчиков ихсодержимое увеличивается на единицу,а на вторых - уменьшается на единицу. Полученные значения координат через выход 34 считываются узлом 5, На выходах приращений координат 35 и 36 единичный сигнал появится, если блуждающая точка перешла из одной точки в другую, Прн наличии единичного сигнала на входе 31, свидетельствующем о построении новой случайной траектории и с той жс стартовой тсчк 1, содержимое регистров группы 29 записывается соответственно в реверсивные счетчики группы 28,С появлением кодов приращений на входах 46 и 47 возобновляется работа узла 3. Параллельно в умножителях .,а знак группы 41 вычисляются произведения аЬх и Ьйу. В первом сумматоре группы 43 формируется приращение невязки Ь= аа х + Ьау, которое во втором сумматоре группы 43 складывается с текущим значением невязки, Код знаков сформируется па П тактов, где д - число сторон многоугольника, аппроксимирующего границу. Коды на входах 46 и 47 сохраняются в течение всех П тактов без изменения, пока не просчитываются все й значенийневязки, 1615110183850 В соответствии с таблицей на вы ходе дешифратора 55 формируется код адреса начала программы, записанной в памяти узла 5, который записываетПосле каждого вычисления невязкисодержимое счетчика 42 уменьф 1 4шается на единицу. При обнулении счетчика на выходе последнего появится единичный сигнал, запрещающий запись из блока 38 в блок 39, и содержимое сдвигового регистра 40 переписывается в третий сумматор группы 43. Здесь происходит сравнение кода знаков с полным кодом условия 1 О пребывания внутри области. На выходе 51 появляется нулевой код, если. в результате случайного шага траектория не выходит за пределы границы области, и единичный - в противном 15 случае.Если блуждающая точка остается внутри области, то процесс подсчета невязок и анализа знаков поьторяется при поступлении инициирующего сигнала на вход 45 при новых значениях а х и Ь у на входах 46, 47.При пересечении границы в блоке 38 восстанавливается значение не- вЯзки со в стаРтовой точке, В обо- У 5 их случаях восстанавливается значение счетчика 42 после обнуления.Сигнал с выхода 49 блока 3 задания геометрии области поступает на вход 61 блока 4 формирования адреса. З 0 В зависимости от него содержимое счетчика 52 либо остается без изменения, либо увеличивается на единицу, если граница пересечена. На выходе счетчика 52 будет единичный сигнал,35 если И случайных траекторий из начальной точки блуждания построено и нуль - в противном случае.После выполнения случайного шага содержимое счетчика-делителя 5340 уменьшается на единицу. На выходе счетчика-делителя 53 будет единичный сигнал, если К шагов сделано и нулевой - в противном случае. Если решается стационарное уравнение, то на выходесчетчика - делителя 53 поддерживается постоянный нуль. На входе 62 будет постоянная единица, если коэффициенты решаемого уравнения переменные и постоянный нуль - в противном случае. Таким образом, на регистр 54, а следовательно на вход дешифратора 55, поступают коды, приведенные в таблице. ся в блок 60 регистров. В первом блоке 60 записан посТоянно код операции обращения к блоку 71 постоянной памяти, узла 5, инициирующий микропрограмму выборки команды из памяти. Содержимое блока 60 поступает на выход 68 блока 4 при налички единичного сигнала на выходе триггера 58, который переводится в единичное состояние при наличии обращения к узлу 5 от блока 2, разрешении обращения от блока 5 (ноль на входе 66) при единичном сигнале на первом выходе дешифратора 55, Выход триггера 58 является также выходом 67 узла 4. Он является сигналом, стробирующим запись кода команды в узел 5 и возобновляет работу последнего. На следующем такте (через элемент 59 задержки) триггер 58 сбрасывается, Код команды по входу 105 олока 72 записывается в третий регистр группы 108 и ч.рез коммутатор 97 (при единичном управляющем сигнале) с инверсного выхода первого триггера группы 96 поступает на дешифратор 95. Код команды преобразуется в код входных сигналов (кодов микрокоманд) блока 99 памяти, поступающих на вход последнего через первый регистр группы 108, В соответствии с входным сигналом на ряде вертикальных шин (в соответствии с прошивкой) появляются единичные сигналы (код микроопараций), определяющие работу элементов и узлов блока 69 и поступающие на вход последнего с выхода 107. Адресная часть команд поступает в блок 69 через первый коммутатор первой группы 84.Первой микрокомандой каждой первой команды программы является микро- команда начала программы, переводящей первый триггер группы 96 в единичное состояние. Единица на прямом выхода первого триггера 96 (выход 105) запрещает обращение к узлу 5 до конца программы, а нуль на инверсном выходе - прохождения кода команды с второго регистра группы 108 на вход дешифратора 95 через коммутатор 97, Первый триггер группы 96 сбрасывается последней микрокомандой последней команды программы, Каждая команда начинается. с микрокоманды "Начало команды" (в первой команде программы она является второй). По этой микрокоманде второй триггер17 1101838 группы 96 переводится в единичное состояние. Его прямой вход стробирует прохождение команды с третьего регистра группы 108 на вход дешифратора 95 через коммутатор 97. Код5 команды поступает в третий регистр группы 108 через вход 104 с блока 71 постоянной или 70 опера;.инной памяти блока 5. Второй триггер группы 96 сбрасывается в конце каждой команды О микрокомандой "Конец команды". При выполнении команды код каждой следующей микрокоманды формируется в бло" ке 99 памяти автоматически. Поянление единичных управляющих сигналов "Пуск", "Сброс" "Останов" на входах 101-103 запускают блок 98 синхронизации, обеспечивающий выработку сигналов тактирующих работу узла 5.Управляющие сигналы, поступающие 20 на вход 92 блока 69, обеспечивают прохождение входных операндов на сумматор 83 через коммутаторы группы 84, регистров г 1.уппы 87 через четвертый коммутатор группы 84, выполнение операций сдвига влево в первом и третьем коммутаторах группы 85 и вправо во втором и четвертом коммутаторах группы 85, хранение промежуточных результатов и использование их в качестве операндов в процессе счета н блоке 86 регистров, а также формирование и выдачу адреса элементов датчика 1, блока 2 и узлов 3-5 при пересылке в них информации или адре 35 са блока памяти, по которому записана следующая команда в соответствии с программой или числовая информация через пятый коммутатор группы 84, Во избежание ложного срабатывания в коде адреса содержатся флажки, определяющие обращение к блоку 70 оперативной памяти, блоку 71 постояц 11Код1 Код Код 0011 9 0110 1011 10 11100 1100 1001 1 0000 3 0010 2 0001 4 0100 ной памяти или элементом датчика 1,блока 2, узлов 3 и 4. фляжками являются соответственно коды 00, 01 или11 в младших разрядах. Если в младшихразрядах код 11, то адресная информация запоминающими устройствамиигнорирует,Вывод числовой информации осуществляется с выхода сумматора 83, гдеоца обрабатывается или непосредственно с входов 89-91, минуя сумматор,через коммутаторы группы 84. Числоваяинформация мох;ет либо пересыпатьсяв соответствующие элементы блоков 1 -4, либо выводиться ця блок 73 индикации.По окончании работы узла 5, реализующего программы в соответствии салгоритмом, приведенном ца фиг, 10,возобновляется работа остальных уз -лов. Сигцалом, ициццирующим работудатчика 1 случайных чисел и узла 3,является единичный сигцял с выходатриггера 58 блока 4 (выход 67), поступающего ца вход 19 датчика 1 случайных чисел, Таким образом, по окончании выполнения программы (сброспервого триггера группы 96 в блоке 60регистров узла 4) сформируется новый(или повторится предыдущий) адресв зависимости от кода н регистре 54в соответствии с таблицей,Изложенная организация вычислительного процесса, реализованного впредложенном устройстве, отличаетсяболее высоким быстродействием и точностью по сравнению с известным устройством.Ожидаемый годовой экономическийэффект от использования одного образца предложенного устройства при решении задач математической физикисоставляет около 270 тыс. руб.второго регистров группы соединеныс разрядными входами соответственнопервого и второго реверсивных счетчиков группы, узел задания геометрииобласти содержит блок памяти, группусумматоров, группу регистров, группуумножителей на знак, сдвиговый регистр, счетчик и элемен: НЕ-ИЛИ, причем вход и выход блока памяти соединены соответственно с первыми выходами и входами регистров группы,вторые выходы первого и второго регистров группы соединены с информацианными ьходами соответственно первого и второго умножителей на знакгруппы, выходы первого и второго умножителей на знак группы соединенысоответственно с первым и вторымвходами первого сумматора группы,выход которого соединен с первымвходом второго сумматора группы, второй выход третьего регистра группысоединен с вторым входом второгосумматора группы, первый выход которого соединен с вторым входом третьего регистра группы, а второй выходсоединен с информационным входом сдвигового регистра и с прямым и инверсным входами элемента НЕ-ИЛИ, выходэлемента НЕ-ИЛИ соединен со счетнымвходом счетчика, выход которого соединен с вторым управляющим входомблока памяти, выход сдвигового регистра соединен с входом третьегосумматора группы, узел формированияадреса, включающий блок регистров,счетчик. счетчик-делитель, регистр,дешифратор, триггер, элемент И, элемент НЕ-И, элемент задержки, причемвход и выход счетчика соединены соответственно с первым и вторым адресными входами регистра, первый информационный вход которого соединен свыходом счетчика-делителя, а выходсоединен с входом дешифратора, сигнальный выход дешифратора соединенс первым входом элемента И, а информационный выход соединен с информационным входом блока регистров, выход элемента НЕ-И соединен с вторымвходом элемента И, выход которогосоединен с единичным входом триггера,выход триггера соединен с входом элемента задержки и управляющим входомблока регистров, выход элемента за -держки соединен с нулевым входомтриггера, и узел вычисления вероятностей перехода, включающий блокоперативной памяти, блок постоянной памяти, блок управления, содержащийэлемент памяти, группу регистров,коммутатор, дешифратор, группу триггерон и синхронизатор, первыи выход, которого соединен с входом синхронизации первого регистра группы,а второй выход соединен с входамисинхронизации второго и третьегорегистров группы и триггеров группы,выходы второго и третьего регистровгруппы соединены соответственно спервым и вторым информационными входами коммутатора, выход которого соединен с первым входом дешифратора, выход дешифратора соединен с входом первого регистра группы, выход которого соединен с входом элемента памяти, выход кодов команд которогосоединен с вторым входом дешифратора, первый управляющий выход элемента памяти соединен с .нулевым входом первого триггера группы, нулевой выход которого соединен с первым управляющим входом коммутатора, второй управляющий выход элемента памяти соединен с единичным входом первого триггера группы, третий и четвертый управляющие выходы элемента памяти соединены соответственно с нулевым и единичным входами второго триггера группы, выход которого соединен с вторым управляющим входом коммутатора,и арифметико-логический блок, содержащий сумматор, перв.ю и вторую группы коммутаторов, блок регистров, группу регистров и счетчик причем информационный вход первого и первый информационный вход третьего коммутаторов первой группы соединены с первым информационным входом первого регистра группы,.выход первого коммутатора первой группы соединен с первым информационным входом второго коммутатора первой группы, выход которого соединен с первыми информационными входами сумматора и четвертого коммутатора первой группы и информационным входом первого коммутатора второй группы, выход третьего коммутатора первой группы соединен с вторым информационным входом сумматора, информационный выход которого соединен с вторым информационным входом четвертого коммутатора первой группы, выход четвертого коммутатора первой группы соединен с первым входом блока регистров, с входом счетчика, с вторым1101838Составитель О. МайоровРедактор В, Иванова Техред Т. Маточка Корректор О.ТигорЗаказ 4769/33 Тираж 699 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 1"3035, Москва, Ж, Раушская наб., д, 45 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 411 О информационным входом первого и информационным входол второго регистров группы, выход блока регистров соединен с вторым информационным входом второго коммутатора первой группы и с ннформационньм входом первого коммутатора второй группы, выход которого соединен с первым управляюцим входом четвертого коммутатора первой группы, первый сигнальный выход сумматора соединен с первым сигнальным входом второго регистра группы, информационный выход которого соединен с вторым ийформационным входом третьего и первым информационным входом пятого коммутаторов первой группы, информационный выход первого регистра группы соединен с третьим информационным входом третьего и вторым информационным входом пятого коммутаторов первой группы, выход счетчика соединен с третьим информационным входом пятого коммутатора первой группы, сигнальный в,ход первого регистра группы соединен с вторым сигнальным входом второго регистра группы, первый управляющий выход которого соединен с первым управляющим входом первого коммутатора второй группы, второй управляющий выход второго регистра группы соединен с вторым управляющим входом первого и первым управляющим входом третьего коммутаторов второй группы, выход третьего коммутатора второй группы соединен с первым управляющим входом второго регистра группы, третий управляющий выход которого соединен с первыми управляющими входами второго и четвертого коммутаторов второй группы, выход четвертого коммутатора второй группы соединен с вторым управяющим входом второго регистра группы, второй сигнальный выход сумматора соединенс третьим управляющим входом первого и вторым управляющим входом третьего коммутатора второй группы, третий сигнальный выход сумматора соединен с вторыми управляющими входами второго и четвертого коммутаторов второй группы, выход второго коммутатора второй группы соединен с вторым управляющим входом четвертого коммутатора первой группы, первый, второй и третий управляющие входы блока оперативной памяти узла вычисления вероятностей перехода соединены соот 1838вественно с вторым, третьим и четвертым выходами синхронизатора блока управления узла вычисления вероятностей перехода, четвертый выход синхронизатора блока управления узла вычисления вероятностей перехода соединен с входом синхронизации блока постоянной памяти узла вычисления вероятностей перехода, выход управляющей информации элемента памяти блока управления узла вычисления вероятностей перехода соединен с входами управляющей информации коммутаторов первой и второй групп . су;матора и блока регистров арифметико-логического блока узла вычисления вероятностей перехода, выход пятого коммутатора первой группы ариф.етико-логического блока узла вычисления вероятностей перехода соединен с входами адресной информации блоков оперативной и постоянной памяти узла вычисления вероятностей перехода и с входом адресной информации первого коммутатора первой группы арифметикологического блока узла вычисления вероятностей перехода, выход четвертого коммутатора первой группь арифметико-логического блока узла вычисления вероятностей перехода соединен с входами числовой информации блоков оперативной и постоянной памяти узла вычисления вероятностей пе-.рехода, выход блока оперативной памяти узла вычисления вероятностей перехода и выход управляющей информа - ции блока постоянной памяти узла вычисления вероятностей перехода соединены с входом второго регистра группы блока управления узла вычисления вероятностей перехода, информационный выход блока постоянной памяти узла в,числения вероятностей перехо - да соединен с информационным входом блока оперативной памяти узла вычисления вероятностей перехода и с первым информационным входом первого регистра группы арифметико-логического блока, первый, второй и третий входы синхронизатора блока управления узла вычисления вероятностей перехода являются соответственно пусковым входом, входом сброса и входом останова устройства, первый вход синхронизатора блока управления узла вычисления вероятностей перехода соединен с пусковым входом датчика случайных чисел, выходы четвертого и пятого коммутаторов первой группы1101838 арифметико-логического блока узлавычисления вероятностей перехода соединены с входами соответственно числовой и адресной информации датчикаслучайных чисел, с входами соответственно числовой и адресной информациисумматоров группы блока формированиякоординат случайных точек обхода области, с входами соответственно числовой и адресной информации сумматоров группы блока формирования координат случайных точек обхода областис входами соответственно числовой иадресной информации блока памяти,счетчика и третьего сумматора группыблока задания геометрии области, свходами соответственно числовой иадресной информации счетчика, счетчика-делителя и блока регистров узла формирования адреса, единичныйвыход первого триггера группы блокауправления узла вычисления вероятнос.тей перехода соединен с инверснымвходом элемента НЕ-И узла формирования адреса, выход блока регистровузла формирования адреса соединен спервым входом третьего регистрагруппы блока управления узла вычисления вероятностей перехода, выходтриггера узла Формирования адресасоединен с входом синхронизации датчика случайных чисел, с тактовымивходами счетчика и сдвигового регистра узла задания геометрии области ис вторым входом третьего регистрагруппы блока управления узла вычисления вероятностей перехода, управляющий выход датчика случайных чисел Изобретение относится к вычислительной технике и предназначается как специализированное вычислительное устройство для решения уравнений математической физики, в частнос ти как приставка к универвальному вычислителю. Известно устройство для решения1 О задач математической физики, представляющее собой вероятностную ЭВИ для решения сеточных уравнений. Здесь на аналоговой части - потенциалоскосоединен с управляющим входом блокапамяти узла задания геометрии области, выход третьего сумматора группыузла задания геометрии области соединен с управляющими входами первогои второго регистров группы блокаформирования координат случайныхточек обхода области, с входомсчетчика и с первым адресным входомрегистра узла формирования адреса,выходы первого и второго элементов НЕ-И группы блока формированиякоординат случайных точек обхода области соединены со знаковымй входамисоответственно первого и второго умножителей на знак группы узла задания геометрии области, выход пятогоэлемента ИЛИ группы блока Формирования координат случайных точек обхода области соединен с прямым входомэлемента НЕ-И узла формирования адреса, первый информационный вход регистра узла Формирования адреса является входом установки признакаизменения вероятности перехода устройства, информационный выход датчика случайных чисел соединен с информационными входами сумматоров группыблока формирования координат случайных точек обхода области, выходыпервого и второго реверсивных счетчиков группы блока формирования координат случайных точек оохода области соединены с входом кода координатвершин случайных траекторий первогокоммутатора первой группы арифметика-логического блока узла вычислениявероятностей перехода. пе - выполняется моделирование случайного блуждания. С помощью устройства регенерации из памяти на мишень потенциалоскопа наносится геометрия области 1.Последнее снижает общее быстродействие устройства. Кроме того, в память устройства вводятся координаты всех узлов, их граничные и начальные значения, вероятности переходов, что требует большого объема памяти, который растет при увеличении размеров области, также требует увеличенияразрядности регистров. Нри решении уравнений с переменными коэффициентами необходимо обращаться в память на каждом шаге, что также снижает общее быстродействие устройства.Наиболее близким к изобретению является гибридный вероятностный комплекс для решения краевых задач, который состоит из современной ЭЦВМ, способной работать в режиме прерыва О ния и связанного с ней через устройство связи аналогового процессора. Основные функции последнего заключаются в хранения геометрии области в виде фотомаски, интегрирования систе" 15 мы стохастических дифференциальных уравнений для построения случайных траекторий, определении характерных моментов времени и текущих координатмоделируемого процессора, а также предварительной обработки полученных результатов, ЭЦВМ выполняет функции хранения и усреднения информации, вывод результатов и организацию обмена с аналоговым процессором. 25Недостатком известного устройства является ограниченное быстродействие, определяемое спектром сигнала генератора шума, полосой пропускания и постояннрй времени отклоняющей системы электронно-лучевой трубки, скоростью срабатывания элементов индикации положения луча. Кроме того, быстродействие устройства снижается за счет необходимости обращения в.35 память при пересечении границы каждой подобласти и необходимости передачи больших массивов информации из аналоговой части в ЦВМ и обратно передкаждым временным шагом.Недостатком устройства является также невысокая точность, определяемая разрешающей способостью электронно-лучевой трубки, точностью изготовления маски и размером ячеек, на которые разбивается область. Последняя влияет на общее быстродействие устройства.Целью изобретения является повыи б ействия и точности.шен е ыстродП-ставленная цель достигается тем, что в устройстве, содержащем датчик случайных чисел, пусковой вход которого является пусковым входом устройст ва блок формирования координат слу чайных точек обхода области, включающий группу сумматоров, узел задания геометрии области, блок формирования координат точек обхода области содержит группу реверсивных счетчиков, группу регистров, элемент И, группу элементов ИЛИ, группу элементов НЕ-И, первую и вторую группы элементов задержки, причем входы числовой информации сумматоров группы соединены с входами числовой информации регистров группы, входы адресной информации сумматоров группы соединены с входами адресной информации регистров группы, выход первого сумматора группы соединен с входом первого элемента задержки первой группы и первым входом элемента И, выход второго сумматора группы соединен с входом второго элемента задержки первой группы и вторым входом элемента И, выходы третьего и четвертого сумматоров группы соединены с входами соответственно первого и второго элементов задержки второй группы, выходы первого и второго элементов задержки первой группь. соединены с первыми входами соответственно первого и второго элементов ИЛИ группы, выход элемента И соединен с вторымивходами первого и второго элементов ИЛИ группы, выход первого элемента задержки второй группы соединенс первым входом четвертого элемента ИЛИ группы, с первым счетным входом первого реверсивного счетчикагруппы и прямым входом первого элемента НЕ-И группы, выход второго элемента задержки второй группы соединен с вторым входом четвертого элемента ИЛИ группы, с первым счетным входом второго реверсивного счетчика группы и прямым входом второго элемента НЕ-И группы, выход первого элемента ИЛИ группы соединен с инверсным входом первого элемента НЕ-И группы, с вторым счетным входом первого реверсивного счетчика группы и с первым входом третьего элемента ИЛИ группы, выход которого соединен с первым входом пятого элемента ИЛИ группы, выход второго элемента ИЛИ группы соединен с вторым входом третьего элемента ИЛИ группы, вторым счетным входом второго реверсивного счетчика группы и с инверсным входом второго элемента НЕ-И группы, выход четвертого элемента ИЛИ группы соединен с вторым входом пятого элемента ИЛИ группы, выходы первого и второго регистров группы соединены с разрядны 1101838ми входами соответственно первогои второго рецерсивных счетчиков группы, узел задания геометрии областисодержит блок памяти, группу сумматоров, группу регистров, группу умножителей на знак сдвиговый регистр,счетчик и элемент НЕ-ИЛИ, причемвход и выход блока памя 1 и соединенысоответственно с первыми выходами ивходами регистров группы, вторые выходы первоГо и второго регистров группы соединены с информационными входами соответственно первого и второго умножителей на знак группы, выходы первого и второго умножителей назнак группы соединены соответственнос первым и вторым входами первогосумматора группы, выход которого соединен с первым входом второго сумматора группы, второй выход третьего Орегистра группы соединен с вторымвходом второго сумматора группы, первый выход которого соединен с вторымвходом третьего регистра группы, авторой выход соединен с информационным входом сдвигового регистра и спрямым и инверсным входами элемента НЕ-ИЛИ, выход элемента НЕ-ИЛИ соединен со счетным вОдом счетчика выход которого соединен с Вторым управ. 30ляющим входом блока памяти, выходсдвигового регистра соединен с входом третьего сумматора группы, узелформирования адреса, включающий блокрегистров, счетчик, счетчик-делитель, 5регистр, дешифратор, триггер, элемент И, элемент НЕ-И и элемент задержки, причем вход и выход счетчикасоединены соответственно с первым ивторым адерсными входами регистра, .1 бпервый информационный вход которогосоединен с выходом сче гчика-делителя, а выход соединен с входом дешифратора, сигнальный выход дешифраторасоединен с первым входом элемента И,а информационный выход соединен с информационным входом блока регистра,выход элемента НЕ-И соединен с Вторымвходом элемента И, выход которого соединен с единичным входом триггера, выход триггера соединен с входом элемента задержки и управляющим входом блока регистров, выход элемента задержки соединен с нулевым входом триггера, и узел вычисления вероят 5) ностей перехода, включающий блок Оперативной памяти, блок постоянной памяти, блок управления, содержащий элемент памяти, группу регистров, коммутатор, дешифратор, группу триггеров и .синхронизатор, первый выход которого соединен с входом синхронизации первого регистра группы, а второй выход соединен с входами синхронизации второго и третьего регистров группы и триггеров группы, выходы второго и третьего регистров группы соединены соответственно с первым и вторым информационными входами коммутатора, выход которого соединен с первым входом дешифратора, выход дешифратора соединен с входом первого регистра группы, выход которого сое. динен с входом элемента памяти, выход кодов команд которого соединен с вторым входом дешифратора, первый управляю 1 ций выход элемента памяти соединен с нулевым входом первого триггера группы, нулевой выход которого соединен с первым управляющим входом коммутатора, второй управляющий Выход элемента памяти соединен с единичным входом первого триггера группы, третий и четвертый управляющие выходы элемента памяти соединены соответственно с нулевым и единичным входами второго триггера груп.пы, выход которого соединен с вторым управляющим Входом коммутатора, и арифметико-логический блок, содержащий с 5 мматОр первую и Вторую груп - пы коммутаторов, блок регистров, группу регистров и счетчик, причем информацион 1111 Й вход г;ервого и первый информациОнный ВхОд третьего комму - таторон первой группы соединены с первым информационным входом первого регистра группы, выход первого коммутатора первой группы соединен с перэым информационным входом второго коммутатора первой группы, выход которого соединен с первыми информацио 11 ными входами сумматора и четвертого коммутатора первой группы и с информационным Входом лервого коммутатора второй группы, БЬ 1 ход третьего ко 11 мутатора первой групг 1 ы соединен с вторым информационным Входом сумматора, информационный выход которого соединен с вторым информационным входом четвертого коммутатора перной группы, Выход четвертого коммутатора первой группы соединен с первым входом блока регистров, с входом счетчика, с вторым информационным входом первого и и 11 формаци 1101838онным входом второго регистров груп - пы, выход блока регистров соединен с вторым информационным входом второго коммутатора первой группы и с информационным входом первого коммутатора второй группы, выход которого соединен с первым управляющим входом четвертого коммутатора первой группы, первый сигнальный выход сумматора соединен,с первым сигнальным входом второго регистра группы, информационный выход которого соединен с вторым информационным входом третьего и первым информационным входом пятого коммутаторов первой группы, информационный выход первого регистра группы соединен с третьим информационным входом третьего и вторым информационным входом пятого коммутаторов первой группы, выход счетчика соединен с третьим информационным входом пятого коммутатора первой группы, сигнальный выход первого регистра группы соединен с вторым сигнальным входом второго регистра группы, первый управляющий выход которого соединен с первым управляющим входом первого коммутатора второй группы, второй управляющий выход второго регистра группы соединен с вторым управляющим входом первого и первым управляющим входом третьего коммутаторов второй группы, выход третьего коммутатора второй группы соединен с первым управляющим входом второго регистра группы, третий управляющий выход которого соединен с первыми управляющими входами второго и четвертого коммутаторов второй группы, выход четвертого коммутатора второй группы соединен с вторым управляющим входом второго регистра группы, второй сигнальный выход сумматора соединен с третьим управляющим входом первого и вторым управляющим входом третьего коммутаторов второй группы, третий сигнальный выход сумматора соединен с вторыми управляющими входами второго и четвертого коммутаторов второй группы, выход второго коммутатора второй группы соединен с вторым управляющим входом четвертого коммутатора первой группы, первый, второй и третий управляющие входы блока опе ративной памяти узла. вычисления вероятностей перехода соединены соответственно с вторым, третьим и чет 50 55 102025303540 вертными выходами синхронизатора блока управления узла вычисления вероятностей перехода, четвертый выход синхронизатора блока управления узла вычисления вероятностей перехода соединен с входом синхронизации блока постоянной памяти узла вычисления вероятностей перехода, выход управляющей информации элемента памяти блока управления узла вычисления вероятностей перехода соединен с входами управляющей информации коммутаторов первой и второй групп, сумматора и блока регистров арифметикологического блока узла вычисления вероятностей перехода, выход пятого коммутатора первой группы арифметикологического блока узла вычисления вероятностей перехода соединен с входами адресной информации блоков оперативной и постоянной памяти узла вычисления вероятностей перехода и с входом адресной информации первого коммутатора первой группы арифметикологического блока узла вычислениявероятностей перехода, выход четвертого коммутатора первой группы арифметико-логического блока узла вычисления вероятностей перехода соединен с входами числовой информации блоков оперативной и постоянной памяти узла вычисления вероятностей перехода, выход блока оперативной памяти узла вычисления вероятностей перехода и вь 1 ход управляющей информации блока постоянной памяти узла вычисления вероятностей перехода соединены с входом второго регистра группы блока управления узла вычисления вероятностей перехода, информационный выход блока постоянной памяти узла вычис"ния вероятностей перехода соединен с информационным входом блока оперативной памяти узла вычисления вероятностей перехода и с первым информационным входом первого регистра группы арифметико-логического блока, первый, второй и третий входы синхронизатора блока управления узла вычисления вероятностей переходаявляются соответственно пусковымвходом входом сброса и входом останова устройства, первый вход синхронизатора блока управления узла вычисления вероятностей перехода соединенс пусковым входом датчика случайныхчисел, выходы четвертого и пятогокоммутаторов первой группы арифмети 1101838 10ко-логического блока узла вычисления вероятностей перехода соединеныс входами соответственно числовой иадресной информации датчика случайных чисел, с входами соответственночисловой и адресной информации сумматоров группы блока формированиякоординат случайных точек обходаобласти, с входами соответственночисловой и адресной информации бло Ока памяти, счетчика и третьего сумматора группы узла задания геометрииобласти, с входами соответственночисловой и адресной информации счетчика, счетчика-делителя и блока регистра узла формирования адреса, единичный выход первого триггера группыблока управления узла вычисления вероятностей перехода соединен с инверсным входом элемента НЕ-И узла формирования адреса, выход блока регистров узла формирования адреса соединен с первым входом третьего регистра группы блока управления узла вычисления вероятностей перехода, выход триггера узла формирования адреса соединен с входом синхронизации датчика случайных чисел, с,тактовыми входами счетчика и сдвигового регистра узла задания геометрииобласти и с вторым входом третьегорегистра группы блока управленияузла вычисления ьероятностей перехо"да, управляющий выход датчика случайных чисел соединен с управляющимвходом блока памяти узла задания геометрии области, выход третьего сумматора группы узла задания геометрииобласти соединен с управляющими входами первого и второго регистровгруппы блока формирования координат,случайных точек обхода области, свходом счетчика и с первым адреснымвходом регистра узла Формированияадреса, выходы первого и второго эле ментов НЕ-И группы блока Формированиякоординат случайньгх точек обхода области соединены со знаковыми входамисоответственно первого и второго умножителей на знак группы узла зада Ония геометрии области, выход пятогоэлемента ИЛИ группы блока Формирования координат случайных точек обхода области соединен с прямым входомэлемента НЕ-И узла формирования адреса, первый информационный вход регистра узла формирования адреса является входом установки признака изменения вероятности перехода устройства, информационный выход датчикаслучайных чисел соединен с,информационными входами сумматоров группыблока формирования координат случайных точек обхода области, выходы первого и второго реверсивных счетчиковгруппы блока формирования координатслучайных точек обхода области соединены с входом кода координат вершинслучайных траекторий первого коммутатора первой группы арифметико-логического блока узла вычисления вероятностей перехода.На Фиг. 1 приведена блох в схевероятностного устройства; на фиг. 2 блок-схема возможной реализации датчика случайных чисел; на фиг. 3блок-схема блока формирования координат случайных точек обхода области,на фиг. 4 - блок-схема узла заданиягеометрии области; на Фиг. 5 - блоксхема узла формирования адреса; наФиг, б - блок-схема узла вычислениявероятности перехода; на Фиг.блок-схема арифметико-логическогоблока узла вычисления вероятностейперехода, на Фиг. 8 - блок в схеблока управления узла вычисления ве -роятности перехода, на Фиг. 9 - примеры задания геометрии области, наФиг. 10 - блок-схема алгоритма вероятностного решения краевых задач.Вероятностное устройство содержитдатчик 1 случайных чисел, блок 2 формирования координат случайных точекобхода области, узел 3 задания геометрии области, чэел 4 Формированияадреса, узел 5 вычисления вероятностей перехода, вход 6 установки признака изменения вероятности перехода,вход 7 останова, вход 8 сброса ипусковой вход 9,Датчик 1 случайных чисел имеетсчетчик-делитель 10, генератор 11тактовых импульсов, сумматор 12 помодулю два, сдвиговый регистр 13,группу 14 элементов И, элемент ИЛИ 15,управляющий выход 16, информационныйвыход 17, пусковой вход 18, вход 19синхронизации, вход 20 адресной информации и вход 21 числовой информации,БлокФормирования координат случайных точек обхода области имеет группу 22 сумматоров, первую 23 и вторую 24 группы элементов задержки, элемент И 25, группу элементов ИЛИ 26, группу элементов НЕ-И 27,1101838 12 10 50 11группу 28 ревергивных счетчиков, группу 29 регистров, информационный вход 30, вход 31 кода положения слу. чайной точки, вход 32 числовой инФормации, вход 33 адресной информаггии, выход 34 кода координат вершин случайных траекторий, выход 35 кодов приращений абсциссы, выход 36 кодов приращении ординаты и выход 37 останова.Узел 3 задания геометрии области имеет блок 38 памяти, группу 39 регистров, сдвиговый регистр 40, группу 41 умножителей на знак, счетчик 42, группу 43 сумматоров, элемент НЕ в 15 ИЛИ 44, управляющий вход 45, вход 46 кодов г 1 рирашеыи 1 г абсциссы, вход 47 кодов приращений ординаты, вход 48 синхронизации, вход 49 числовой инФормации, вход 50 адресной информа ции и выход 51 кода положения точки блуждания.Узел 4 Формирования адреса имеет счетчик 52, счетчик - делитель 53, регистр 54, дешифратор 55, эле мент НЕ-ИЛИ 56, элемент И 57, триггер 58, элемент 59 задержки, блок 60 регистров, вход 61 кода положения случайной точки, вход 62 установки признака изменения вероятности перехода, вход 63 останова, вход 64 адресной информации, вход 65 числовой информации, управляющий вход 66, выход 67 синхронизации и выход 68 кода команды. 35 Узел 5 вычисления вероятностейперехода имеет арифметико-логическийблок 69, блок 70 оперативной памяти,блок 71 постоянной памяти,блок 72управления, блок 73 индикации, 40вход 74 кода координат вершин случайных траекторий, вход 75 кодакоманды, вход 76 синхрь изации, пусковой вход 77, вход 78 сброса,вход 79 останова, выход 80 адресной 45информации, выход 81 числовой информации и управляющий выход 82,Лрифметико-логический блок 69узла 5 вычисления вероятностей перехода имеет сумматор 83, первую 84и вторую 85 группы коммутаторов,блок 86 регистров, группу 87 регистров, счетчик 88, вход 89 кода координат вершин случайных траекторий,индикагорный вход 90, информационный 55вход 91 и вход 92 управляющей информации, выход 93 числовой информациии выход 94 адресной информации. Блок 72 управления узла 5 вычис-,ления вероятностей перехода имеетдешифратор 95, группу 96 триггеров,коммутатор 97, синхронизатор 98,элемент 99 памяти, первый 100, третий 101, четвертый 102, пятый 103,шестой 104, второй 105 входы, первый 106 и второй 107 выходы и группу 108 регистров,Пусковой вход датчика 1 случайных чисел (фиг, 1) соединен с пусковым входом узла 5 вычисления вероятностей перехода и является пусковым входом 9 устройства, Вход останова и вход сброса узла 5 вычислений вероятностей перехода являются соответственно входом 7 останова и входом 8 сброса устройства. Выходы адресной и числовой информации узла 5 вь 1 числения вероятностей перехода соединены с входами соответственно адресной и числовой информации узла 3 задания геометрии области, узла 4 формирования адреса, блока 2 формирования координат случайных точек обхода области, датчика 1 случайных чисел. Управляюшгй выход узла 5 вьгчисления вероятностей перехода соединен с управляющим входом узла 4 формирования адреса, выход кода команды которого соединен с входом кода команды узла 5 вычисления вероятностей перехода, а выход синхронизации соединен с входами синхронизации узла 5 вычисления вероятностей перехода, узла 3 задания геометрии области, датчика 1 случайных чисел. Управляющий выход датчика 1 случайных чисел соединен с управляющим входом узла 3 задания геометрии области, выход кода положения случайной точки которого соединен с ходами кода положения случайной точки узла 4 Формирования адреса и блока 2 Формирования координат случайных точек обхода области. Выходы кодов приращений абсциссы и ординаты блока 2 соединены с входами кодов приращений соответственно абсциссы и ординаты узла 3 заданий гео - метрии области, а выход останова соединен с входом останова узла 4 формирования адреса, вход установки признака изменения вероятности перехода которого является входом 6 установки признака изменения вероятности пере - хода устройства. Информационный выход датчика 1 случайных чисел соединен с информационным входом блока 2