Устройство кодирования и декодирования сигналов звукового вещания

(56) Авторское свидетельство СССРУ 1464894, л. Н 03 М 3/00, 1985,Авторское свидетельство СССР8 1624702, кл. Н 04 1. 17/30, 1985.;ф (54) УСТРОЙСТВО КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ СИГНАЛОВ ЗВУКОВОГО ВЕНЧАНИЯ(57) Изобретен лительной техн Его использова мах передачи, ведения звуков повысить точнопри сохранении и упростить ус осится к вычис"технике связи.цифровых систеия и воспроиз"налов позволяетеобразованиякной способностиво, состоящее е от ке и ие в ране х си т опу ройс ля, второго запо" Формирователя я мантисс, Формизаписи спектральи.запоминающего - временные диагра Изобретение относится к вычисли-. тельной технике и технике связи может быть использовано в цифровых системах передачи, хранения и воспроизведения звуковых сигналов.Цель изобретения - повышение точности преобразования при сохра" нении пропускной способности и упро щение устройства,На Фиг, 1 и 2 приведены блок-схе" мы кодера и декодера устройства на Фиг, 3-7 - Функциональные схемы со" ответственно дискретного косинусно" и декодисостоит и (Фиг,2),1 нижних дировани сигнало декодер т Фильтр алого-ци ЦАП), заровои пре- оминающий ОПИСАНИ Н АВТОРСКОМУ Щ) Н 03 М 3/00 Н 04 В 1/ из колера и декодера. Кодер содержит Фильтр нижних частот, аналого" . цифровой преобразователь, запоминающий блок, блок прямого преобразования Фурье, узел памяти, детектор порядка максимальной составляющей, регистр кода порядков и блок синхронизации, Декодер содержит узел памяти, блок обратного преобразования Фурье, цифроаналоговый пребразователь, Фильтр нижних частот, регистр кода порядков и блок синхронизации. Благодаря введению в кодер блока Формирования адреса считывания мантиссы и Формирователя потока порядков, в декодер - блока Формирования адреса записи спектральных составляющих, а также выпол-, нению блоков прямого и обратного преобразования Фурье в виде дискретных косинусных преобразователей снижается коэфФициент нелинейных искажений и упроцается схема устройства, 5 з.п.ф-лы, 8 ил. го преобразоватминающего блокаадреса считыванрователя адресаных составляющиблока; на Фиг,мы сигналов,Устройство крования звуковыкодера (фиг,1)Кодер содержчастот (фНЧ), аобразователь 21711331 Редактор Е,ПаппИроизводственно-издательский комбинат "Патентц, г. Ужгород, ул. Гагарина, 101. Заказ 349ВВП 4 ИИ Госу;и)ственнОГО113035,.Составитель О.РевинскийТехред Л,Олийнык" : КорректорС.ШекмаргТираж. Подписноекомитета по цзобретениям и открытиям нри ГКНТ СССР11,.кв, Ж, Раушская наб., д. 4/5171 2, в (2 п+1)КЯХ(п) соя е ю ющ екав при К20 фф ф фко блок 3, блок 4 прямого преобразования Фурье, узел 5 памяти, декодер 6 порядка максимальной составля 1 ощей, регистр 7 кода порядков блок 8 формирования адреса считывания, формирователь 9 потока порядков и блок 10 синхронизации,Декодер содержит узел 11 памяти, блок 12 обратного преобразования Фурье, цифроаналоговый преобразователь 13 (ЦАП) ФНЧ 14, регистр 15 кода порядка, блок 16 Формирования адреса записи спектральных составляющих и блок 17 синхронизации,Блок 4 прямого преобразования Фурье (Фиг.3) выполнен как дискретный косинусный преобразователь и содержит перемножитель 18, счетчик 19 импульсов, блок 20 постоянной памяти; сумматор 21, первый и второй буФерные регистры 22 и 23На фиг.3 .обозначены информационные входы 24, вход 25 синхронизации, тактовый вход 26 и управляющий вход 27.Узел 5 памяти (фиг,4) содержит счетчик 28 импульсов триггер 29, первый и второй блоки 30 и 31 оперативной памяти, первый - третий мультиплексоры,32-34 и первый - четвертый клюци 35-38. На фиг.4 обозначены информационные входы 39, первые и вторые адресные входы 40 и 41 управляющий вход 42, тактовый вход 43 записи и тактовый вход 44 счи" тывания.Блок 8 Формирования адреса считывания мантиссы (Фиг.5) содержит . первый и второй счетчики 45 и 46 импульсов, группу 47 счетчиков импульсов, источник 48 постоянного кода, ключ 49, компараторы 50, шифратор 51, дешифратор 52, формирователи 53 импульсов, элементы И 54 и элемент ИЛИ 55, На фиг.5 обозначены ,информационные входы 56, вход 57И" - "ГХЬ), при К =я:о т . где Х(п) - отсчеты, входяще в обрабатываемый блок,Т(Х)(К 0,10-1)коэффициенты ЛКП, кото"рые представляют мгно 1331 4синхронизации, счетный вход 58,тактовый вход 59, первые и вторыевыходы 60 и 61,5Формирователь 9 потока порядковреализуется на сдвиговом регистре,Остальные блоки кодера выполненыкак в известном устройстве,Блок 16 Формирования адреса записи спектральных составляющих(Фиг.5 и 6) содержит те же элементы45-55, что .и блок 8 кодера, а крометого первую и .вторую группы 62 и 63триггеров и второй элемент ИЛИ 64,выход которого является третьим выходом 65 блока 16.Узел 11 памяти содержит (фиг,7)счетчик 66 .импульсов, триггер 67,первый - четвертый ключи 68-71, первый - третий мультиплексоры 72-74,первый и второй дешифраторы 75 и 76,первую и вторую группы 77 и 78 ключей, первую и вторую группы 79 и 80блоков оперативной памяти, На Фиг.725 обозначены информационный вход 81,первые и вторые адресные входы 82 и83 вход 84 смены режимов, управляющий вход 85, тактовый вход 86 считывания и тактовый вход 87 записи.ЗО Блок 12 обратного преобразованияФурье выполнен как обратный дискретный косинусный преобразователь и реализуется аналогично блоку 4 кодера.Остальные блоки декодера выполнены так же как в известном устройстве.Кодер устройства работает следующим образом,Аналоговый сигнал через ФНЧ 1 поступает на АЦП 2,.в котором осущест 40 вляется линейное ИКИ-преобразование,Далее сигнал с выхода АЦП 2 поступает на блок 3, в котором происходитзапоминание блоков отсчетов ИКИ. Впреобразователе 4 эти блоки преобра 45 зуются в блоки спектральных составляющих в соответствии с выражением венный спектр обрабатываемого,сигнала,Отличие спектра ДКП от классического спектра Фурье состоит в том,что отрезок сигнала раскладывается5171 по набору ортогональных гармонических сигналов вида сов(Гп К) с безразмерными частотами Гк(у классического преобразования Фу 2 Крье частоты Г = ) и фазамил К ЯКч .= " -- .в отличие от классическок щкого преобразования Фурье, не зависящими от обрабатываемой последовательности отсчетов. При этом коэффициенты ДКП - вещественные числа (коэффициенты Фурье - комплексные), а разрешающая способность по частоте у ДКП равна Ь Г = Г/2 И, Г - частота дискретизации, и в два раза выше, чем у классического преобразования Фурье при одной и той же длине обрабатываемого блока, По этой причине повышается эффективность спектрального преобразования, так как спектральные составляюшие снимаются чаще и, следовательно, спектр ДПК ближе к естественному, а также упрощается аппаратурная реализация кодера и декодера, так как дпя вещественных составляющих в отличие от комплексных требуется только орин канал обработки.Работа преобразователя 4 заклю- .чается в последовательном вычислении значений спектральных составляющих блока. При этом для каждой составляющей производится перемножение перемножителем 18 значений всех отсчетов блока ИКМ, поступающих на . входы 24 с блока 3 на соответствующие значения косинусов, записанных в блок 20 постоянной памяти и поступающих на другие входы перемножитепя 8, Результаты перемножения складываются в сумматоре 21, при этом в регистре 22 фиксируются промежуточные сложения, а в регистре 23 - значения каждой спектральной состав-. ляющей. Ядресация блока 20 осуществляется счетчиком 19, на входы которого поступают синхросигналы с блока 10: на входы 2 б - тактовая частота умножения и сложения, на вход 27 - частота смены блоков, а на вход 25 поступают синхросигналы с частотой дискретизации, которые фиксируют результат врегистре 23 и обнуляют регистр промежуточного . результата 22. Эти сигналы могут быть получены не с блока 10, а сФ выхода соответствующего разрядасчетчика 19;Каждый блок из И спектральныхсоставляющих разбивается на частотные группы, соответствующие критическим полосам слуха, и записываются в узел 5. В частотных группахспектральные составляющие представляются в формате кода с поблочно-плавающей запятой, при этом длина ман;тисс в частотных группах переменна.Блоки спектральных составляющих,поступающие.с информационных входов39 на два идентичных блока 30 и 3.1оперативной памяти, записываются вних по очереди. Очередность работыузлов 30 и 31 определяется состоянием триггера 29, на счетный вхоркоторого (вход 42) поступает частата смены блоков с третьего выходаблока 10, С его же первого и пято"го выходов на входы 43 и 44 поступают тактовые частоты записи исчитывания, которые в соответствиис положением триггера 29 через ключи35-38 поступают на соответствующиевходы обращения блоков 30 и 31. Ад"ресные шины блоков 30 и 31 подклюЗ 0 чаются через мультиплексоры 32 и33 к выходам счетчика 28 (адресазаписи) или к первым адресным входам 40 (считывания слоя), подклю"ченным к первым выходам блока 8, Уп 35 равление этими мультиплексорамиосуществляется также триггером 29.Таким образом, при записи адресные .шины соответствующего блока 30 или31 подключены к выходу счетчика 28,40 изменяющего состояние с частотойзаписи. При этом осуществляется па"раплельная запись слов в этот блок .30 и 31 с выхода преобразователя 4,Другой блок 31(30) находится в режи"45 ме считывания, К его адресным шинам подключены адресные выходы считывания слов блока 8 и считываниеслов этого блока осуществляется счастотой считывания, Выбор из счи 50 тываемого слова нужного разряда осуществляется мультиплексором 34, управляемым по входам 41 с вторых ад"ресных выходов (считывания разрядов) блока 8,55 Таким образом, при считыванииосуществляется формирование поспедо"вательного потока из матрицы блокаспектральных составляющих. Скоростьу 171133этого потока (длина блока мантисс)определяется количеством импульсовчастоты считывания Г, .бит/с:тр ю -% (ЬфК + 0) (2)5Б вргде Ь - количество частотных групп(обычно выбирают Ь = 24)(К " разрядность порядка (при . 1016-разрядном коде спектральных составляющих К = 4),- число бит, выделенных длякодирования мантисс всех Яспектральных составляющих 15блока.Одновременно в детекторе о определяются значения порядков максимальных составляющих для каждой группы спектральных составляющих и запоминаются в регистре 7Таким образом, по окончании цикла записи блокаспектральных составляющих в блоке 5на выходе регистра 7 зафиксированызначения порядков групп этого блокаспектральных составляющих, Далееосуществляется запись следующего бло"ка в узел 5 и его обработка в детекторе 6 и регистре 7 и последовательное,считывание из узла 5 потока мантисс 30в соответствии с адресными сигналамивырабатываемыми блоком 8, и потокагоряднов из Формирователя 9. Адресные сигналы, выработанные в блоке 8,соответствуют зафиксированным в немзначениям порядков блока спектральныхсоставляющих по окончании цикла записи данного блока. В Формирователе 9осуществляется параллельно-последовательное преобразование кода порядков 40блока спектральных составляющих,Блок 8 Формирует адреса считыванияслов и разрядов для блока 5 таким образом, чтобы при считывании осуществлялось преобразование в код с плаваю-, 45щей запятой и переменной рлинойман-тиссы, Блок 8 Формирования адресасчитывания мантисс работает следующимобразом.При поступлении на вход 57 импульса (Ке, Фиг.8) частоты смены блоковс третьего выхода блока О осущест,вляется параллельная запись в эычитаМ"щие счетчики 47 порядков групп спектральных составляющих и в вычитающий 55счетчик 45 адреса считывания разряда,при этом, в счетчики 47 со входов 56осуществляется запись порядков с регистра 7, а в счетчик 45 - с источни 1 8ка 48 постоянного кора. Состояние счетчиков 47 сравнивается с состоянием счетчика 45 компараторами 50. При этом, так как на выходе счетчика 45 максимальное значение кода порядка (адрес старшего разряда блока 5), то уровень логической "1" появляется на большинстве (или на всех) выходах "( " компараторов 50. В зависимости от этого элемент И 54.щ вырабатывает управляющий сигнал на электронный ключ 49. В том случае, если1в блоке спектральных составляющихнет групп с максимальным значениемпорядка, ключ 49 открыт и с входа 58 через него на тактовый вход счетчика 45 поступают импульсы Грзр (фиг.8) . с шестого входа блока 1 О, Изменение состояния счетчика 45 происходит до тех пор, пока не наступит равенство хотя бн в одном из компараторов 50. Тогда изменится состояние элементаИ 54.щ и ключ 49 закроется, при этомсостояние счетчика 45 будет соответствовать максимальному значению порядка группы в считываемом блоке и, таким образом, будет установлен адрес первого из считываемых разрядов. Кроме того, при равенстве хотя бы в одном иэ компараторов 50 произойдет параллельная запись в счетчик 46 адреса считывания слов, Такт записи вырабатывается узлом, состоящим из вэлемента И 54, Формирователей 53 импульсов и элемента ИЛИ 55. Назначение узла - выработать такт записи при появлении логической "1" на выходе "" в одном иэ компараторов 50, а также в том случае, если эта "1" исчезает, но она есть в каком-либо иэ других компараторов 50. Код, записываемый в счетчик 46, определяется дещифратором 51. Этот дешифратор может быть выпЬлнен, например, на ПЗУ, в котором записаны нижние границы частотных групп ( адреоов слов). Элементы И 54.1-54.(в) обеспечивают очередность установки адресов слов в тех случаях, когда уровень логической "1" появляется на выходах нескольких компараторов 50. Таким образом, еще до появления на входе 59 счетчика 46 Г,о (фиг.8) на его выходе 60, подключеййом к входу 40 блока 5, уже установлен адрес считывания слова и первый импульс, которнй осуществляет считывание в блок 5, переводит счетчик1711346 в состояние, соответствующееадресу следующего слова, Такой процесс продолжается до тех пор, покадешифратор 52 не опознает одно иззначений кодов (адресов слов) соот"ветствующих верхним границам частот"ных групп, В этом случае перепадуровня на одном из его выходов переключит по счетному входу соответ-ствующий счетчик 47, и, таким образом, эта группа подготовлена к считыванию следующих разрядов мантиссы.Переход же к этому процессу произойдет после тогокак во всех компараторах 50 логическая "1" окажетсяна выходах "( ", через элемент И54.а откроется ключ 49 и сигнал Гвпереведет счетчик 45 в состояние,соответствующее следующему разряду,Таким образом осушествляется управление считыванием потока мантиссМ (Фиг.8) из узла 5.Цифровой поток передается из кодера в декодер по линии связи. 25декодер устройства работает следующим образом,Последовательный код порядков изцифрового потока поступает на регистр15, где преобразуется в параллельный 30код, который записывается в блок 16.Последний Формирует адреса записислов и разрядов и управляющий сигнал,которые позволяют при записи потокамантисс в блок 11 осуществить преобразование в линейный код.Узел 18 работает следующим образом.Цифровой поток, поступающий на ин"Формационный вход 81 двух идентичныхгрупп 79 и 80 блоков оперативной памяти, записывается в них по очереди,Очередность работы групп 79 и 80 определяется состоянием триггера 67,на счетный вход которого поступаетсигнал с входа 85 (Фиг.8) с третьего входа блока 17. С его же второгои четвертого выходов поступают тактовые частотй записи и считыванйя:на входы.86 и 87,которые в соответ-ствии с положением триггера 67 через ключи 68-71 поступают на группы77 и 78 ключей. Адресные шины бло-ков в группах 79 и 80 черезмультиплексоры 12 и 13 подключаются к вы-ходам счетчика бб (адреса считывания) 55или к адресным входам 82 (записи слов)подключенным к соответствующим выходам блока 16. Управление этими мультиплексорами 72 и 73 осуществляетсяАИК)- восстановленная последовательность из И отсчетов;- восстановленные спектральные составляющие, .представленные в квазилинейном коде. 3110также триггером 67, Такий образом, при считывании адресные шины соответ" ствующего блока оперативной памяти подключены к выходу счетчика 66, изменяющего состояния с частотой считывания, соответствующие группы 77 и 78 ключей при этом открыты, и, вследствие этого, осуществляется параллельное считывание слов с блока этой группы на входы преобразователя 12 через мультиплексор 74, управляемый триггером 67. В этот интервал времени блоки другой группы находятся в режи" ме записи, К их адресным шинам подключены адресные выходы записи слов блока 16, а запись слов в блоки этой группы осуществляется с частотой за. писи (вход 87) . Выбор нужных разрядов в этом случае определяется дешифраторами 75 и 76, управляющйми группами 77 и 78 ключей, Эти дешифраторы 75 и 76 работают следующим образом: при считывании на всех выходах логические "1" независимо от сигналов на остальных входах, при записи сигнал логическая "1" появляется на одном из выходов, соответствующем адресу 83 разряда записи, поступающему с соответствующего выхода блока 16, При этом наличие сигнала на входе 84 управления приводит к появлению логической "1" на выходах дешифратора 75 и 76, управляющих всеми ключами более старших разрядовТаким образом, при записи осуществляется одновременное преобразование кода с плавающей запятой и с переменной, длиной мантиссы в линейный код, так как в блоках групп 79 (80) оказывается записанной матрица блока спектральных составляющих.Считываемые с узла 11 блоки спект" ральных составляющих обрабатываются в ОДКП 12, в котором происходит преобразование их в блоках отсчетов ИКИ в соответствии с выражениемй (2 п+1) КХ(п) =,ЯУ(К)созС выхода преобразователя 12 ИКМсигнал поступает в ЦАП 13 и далеена ФНЧ 14, с выхода которого аналоговый (восстановленный) сигналпоступает на выход устройства.В блоке 17 из цифрового. потока,поступающего на его вход, выделяется последовательность символов цикловой синхронизации, осуществляетсясинхронизация декодера,с кодером ивырабатываются последовательностисинхронияирующих сигналов, необходимых для работы всех синхронизируемыхблоков декодера.Таким образом, в рассматриваемомустройстве осуществляется минимизация суммарной среднеквадратичнойошибки кодирования при условии, чтовсего на кодирование мантисс всех Яспектральных составляющих блока выделено Я бит. Для этого в каждойчастотной группе вычисляется значение порядка В(1), 1 - номер частотной группы, по которым формирует" 2ся поток разрядов мантисс следующимобразом. Сначала передаются старшинеразряды мантисс частотных групп смаксимальным значением порядка,затем передаются следующие по старшинству разряды мантисс этих частотных групп, а также тех групп, гдезначение порядка на единицу меньшемаксимального и т.д, Процесс формирования потока мантисс продолжаетсяТаким образом до тех пор, пока несформируетср последовательностьизЧ старших разрядов мантисс, причемвеличинаопределяется требуемойскоростью Ч передачи цифрового по"тока (выражение (2).Как показала проверка, объектив"ные параметры восстановленного в результате декодирования сигнала значительно лучше, чем в извественомустройстве и приближаются к соответствующим параметрам исходного ИКМ"сигнала . Действительно, при обработке, например, моночастотного сигнала его энергия сосредоточена в не- .скольких спектральных составляющих,В соответствии с описанным методомкодирования эти спектральные составляющие будут переданы без сжатия. 10 15 20 30 35 40 50 55Рассмотренное устройство при ско-рости циФрового потока 166 кбкг/с поз- воляет снизить коэффициент нелинейных искажений с 4 до 0,05. Формула изобретения 1. Устройство кодирования и декодирования сигналов звукового вещания, содержащее кодер, выполненный на фильтре нижних частот, вход которого является входом устройства, а выход соединен с информационным входом аналого-циФрового преобразователя, выходы которого подключены к информационным входам запоминающего блока, выходы которого соединены с информационными входами блока прямого преобразования Фурье, выходы которого подключены к информационным входам узла памяти и детектора порядка максимальной составляющей, выходы которого соединены с информационными входами регистра кода порядков, блока синхронизации, первый выход которого подключен к тактовому входу записи узла. памяти, к входам синхронизации аналого-циФрового преобразователя, запоминающего блока, блока прямого преобразования Фурье и детектора порядка максимальной составляющей, второй .выход блока синхронизации соединен с тактовыми входами запоминающего блока и блока прямого преобразования Фурье, третий выход блока синхронизации подключен к управляющим входам запоминающего блока, узла памяти и блока прямого преобразования фурье, четвертый выход блока синхронизации соединен с тактовыми входами детектора порядка максимальной составляющей и регистра кода порядков, пятый выход блока синхронизации подключен к тактовому входу считывания узла памяти, декодер, выполненный на регистре кода порядков, узле памяти, выходы которого.подключены к информационным входам блока обратного преобразования фурье, выходы которого соединены с информационными входами цифроаналогового преобразователя, выход которого че- рез Фильтр нижних частот подключен к выходу устройства, блоке синхрони-, зации, первый выход которого соединен с входами синхронизации блока обратного преобразования Фурье и циФроаналогового преобразователя, второй выход блока синхронизации подключен к тактовому входу блока обратного преобразования Фурье и тактовому входу считывания узла памяти, третий выход блока синхрони1133114эования Фурье выполнен как обратныдискретный косинусный преобразовать зации соединен с управляющими вхо-дами блока обратного преобразованияФурье и узла памяти, четвертый выход блока синхронизации подключенк тактовому входу записи узла па-мяти, и т л и ч а ю щ е е с я тем,что, с целью повышения точностипреобразования при сохранении пропускной способности и упрощенияустройства, в него введены: в кодер - блок формирования адреса счи- .тывания мантисс и формировательпотока порядка, входы синхрониза"ции которых объединены и подключенык третьему входу блока синхрониза"ции, тактовый вход блока Формирова"ния адреса считывания мантисс под"ключен к пятому выходу блока син"хронизации, шестой и седьмой выходыкоторого соединены соответственносо счетным входом блока формирования адреса считывания мантисс и тактовым входом Формирователя потокапорядка, выходы регистра кода порядков подключены к информационнымвходам Формирователя потока поряДкаи блока формирования адреса считывания мантисс, первые и вторые выходыкоторого соединены содноименнымиадресными входами узла памяти, .выход которого объединен с выходомФормирователя потока порядков ивосьмым выходом блока синхронизациии является выходом кодера блокпрямого преобразования Фурье выполнен как дискретный косинусный преобразователь, в декодер введен блокформирования адреса записи спектральных составляющих, вход синхронизации и тактовый вход которого подключены соответственно к третьему ичетвертому выходам блока синхронизации, пятый и шестой выходы которогосоединены соответственно со счетнымвходом блока формирования адреса. записи спектральных составляющих и тактовым входом регистра кода порядков,вход которого объединен с информационным входом узла памяти и входомблока синхронизации и является входомдекодера, выходы регистра кода порядков соединены с инФормационными входами блока Формирования адреса записиспектральных составляющих, первыетретий выходы которого подключенысоответственно к первым и вторым адресным входам и входу смены Режимовузла памяти, блок обратного преобра 5 1 О 15 20 25 30 35 40 45 50 55 2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что дискретный косинусный преобразователь содержит счетчик импульсов, блок постоянной памяти, сумматор, первый и второй буферные регистры и перемножитель, первые информационные входы которого являются информационными входами преобразователя, выходы счетчика импульсов соединены с входами блока постоянной памяти, выходы которого подключены к вторым информационным входам перемножителя, выходы которого соединены с первыми входами сумматора, выходы которого подключены к информационным входам буферных регист" ров, выходы первого буФерного регистра соединены с вторыми входами сумматора, вход обнуления первого и вход синхро" . низации второго буферных регистров объединены и являются входом синхро" низации преобразователя, входы синхронизации первого буферного регистра и перемножителя объединены со счетным входом счетчика импульсов и являются тактовым входом преобразователя, вход обнуления .счетчика импульсов является управляющим входом преобразователя, выходы второго буферного регистра является выходами преобразователя,3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что узел памяти кодера содержит счетчик импульсов, триггер, первый - третий мультиплексоры, первый - четвертый ключи и первый и второй блоки оперативной памяти, инФормационные входы которых оответственно объединены и являются информационными входами узла, вход триггера объединен с входом обнуления .счетчика импульсов и является уп" равляющим входом узла, счетный вход счетчика импульсов объединен с информационными входами .первого и третьего ключей и является тактовым входом записи узла, информационные входы второго и четвертого ключей объединены и являются тактовым входом считывания узла, выходы счетчика импульсов соединены с первыми информационными входами первого и второго мультиплексоров, вторые информационные входы которых соответственно объединены и являются первыми адресными входами узла, прямой выход триггера подключен к управляющим входам первого мультиплексора, первого и четвертого ключей и первого блока оперативной памяти, инверсный выход триггера соединен с управляющими входами второго мультиплексора, второго и третьего ключей и второго блока оперативной памяти, выходы первого и второго мультиплексоров подключены к адресным входам одноименных блоков оперативной памяти, выходы первого- четвертого ключей соответственно объединены и подключены к входам синхронизации первого и второго блоков опе ративной памяти, выходы которых соответственно объединены и подключены( к информационным входам третьегомультиплексора, адресные входы и выход которого являются вторыми адреснымивходами и выходом блока.Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок формирования адреса считывания мантиссы содержит первый и второй счетчики 25 импульсов, ключ, дешифратор, шифратор, элемент ИЛИ, группу из щ счетчиков импульсов (щ - число кодов порядков), щ-компараторов, щ формирователей импульсов, щ элементов И и источник постоянного кода, выходы которого соединены с информационными входами первого счетчика импульсов, вход разрешения записи которого объединен. с входами разрешения записи . счетчиков импульсов группы и является входом синхронизации блока, информа ционные входы счетчиков импульсов группы соответственно объединены и являются информационными входами блока, выходы х-го счетчика импульсов группы (=1,щ) соединены с первыми входами -го компаратора, выход "Больше,или равно" первого компаратора подключен к входу Формирователя импульсов и первому входу шифратора, выход "Иеньше" д-го ком-. паратора соединен с -ми входами (1-щ)-го элементов И, выход "Больше или равно" 1-го компаратора ( 2,щ) подключен к 1-му входу (1-1)-го элемента И, выход которого соединен с ,1-м входом шифратора и входом 1-го формирователя импульсов, выходы всех Формирователей импульсов подключены к соответствующим входам элемента ИЛИ, выход которого соединен с входой раз" решения записи второго счетчика импульсов, счетный вход которого является тактовым входом блока, выход щ-го элемента И подключен к управляющему входу ключа, информационный вход которого является счетным входом блока, выходы шифратора соединены с информационными входами второго счетчика импульсов, выходы которого подключены к входам дешифратора и являются первыми выходами блока, -й выход дешифратора (=1,щ) соединен со счетным входом -го счетчика импульсов группы, выход ключа соединен со счетным входом первого счетчика импульсов, выходы которого подключены к соответствующим вторым входамкомпараторов и являются вторыми выходами блока,5. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок Формирования адреса записи спектральныхсоставляющих содержит первый и второйсчетчики импульсов, ключ, шифратор, дешифратор, первый и второй элементы ИЛИ, группу из щ счетчиков импульсов (щ - число кодов порядков), первую и вторую группы по щ триггеров щ компараторов, щ Формирователей импул ьсов, щ элементов И и источник постоянного кода, выхсды которого соединены синформационными входами первого счетчика импульсов, вход разрешения записи которого объединен с входами разрешения записи счетчиков импульсов группы и Я-входами триггеров первойгруппы и является входом синхронизации блока, информационные входы счетчиков импульсов группы соответственнообъединены и являются информационными входами блока, выходы д-го счетчика импульсов группы (д=1,щ) соединены с первыми входами д-го компаратора, выход "Больше или равно" первого компаратора подключен к входупервого Формирователя импульсов,первому входу шифратора, В-входу первого триггера первой и С-входу первого триггера второй групп, выход "Меньше" -го компаратора соединен с -ми входами (-щ)-го элементов И и К-входом -го триггера второй группы, выход "Больше или равно" 3-го компаратора (1=2,щ) подключен к К-входу 1-го триггера первой и С- входу 1-го триггера второй групп и к 1-му входу (1-1)-го элемента И, выход которого соединен с 1-м входом шифратора и входом -го Формирователя импульсов, выхолы всех Форми17113 рователей импульсов подключены ксоответствующим входам первого элемента ИЛИ, выход которого соединенс входом разрешения записи второгосчетчика импульсов, счетный входкоторого является тактовым входомблока, выход щ-го элемента И подключен к управляющему входу ключа,информационный вход которого является счетным входом блока, выходы шифратора соединены с информационнымивходами второго сцетчика, выходыкоторого подключены к- входам дешиф- ратора и являются первыми выходами . 15блока, х-й выход дешифратора (=1,щ)соединен со счетным входом -го счетчика импульсов группы, выход ключасо счетным входом первого счетчика импульсое, выходы которого подклюцены к соответствующим вторым входамкомпараторов и являются вторыми вы"ходами блока, выход 1-. го триггера.первой группы подключен к Р-входух-го триггера второй группы, выходкоторого соединен с входом второгоэлемента ИЛИ, выход которого является третьим выходом блока,6. Устройство по п.1, о т л иц а ю щ е е с я тем, что, узел па-, З 0мяти декодера содержит сцетцикимпульсов, триггер, первый - третий мультиплексоры, первый - четвертый ключи, первую и вторую группыключей, первую и вторую группы блоков оперативной памяти и,первый ивторой дешифраторы, первые информационные входы первого и второгомультиплексоров соответственно объединены и являются первыми адресными 40входами узла, вход триггера объединен с входом обнуления снетчика импульсов и является управляющим входом узла, счетный вход счетчика импульсов объединен с информационными 45входами первого и третьего ключейи является тактовым входом сцитыва 31 18ния узла, информационные входы второго и четвертого ключей объединеныи является тактовым входом записиузла, выходы счетцика .импульсовсоединены с вторыми информационнымивходами первого и второго мультиплексоров, выходы которых подключенык адресным входам блоков оперативной памяти одноименной группы, прямой выход трйггера соединен с управляющими входами второго и третьего мультиплексоров, блоков оперативной памяти. второй группы, третьего и четвертого ключей и входом ну"левого разряда входов второго дешифратора, инверсный выход триггера1,подключен к управляющим входам первого мультиплексора, блоков оператив"ной памяти первой группы, первогои второго клюцей и входу нулевогоразряда первого дешифратора, входыпервого и последующих разрядов которого объединены с одноименными вхо"дами разрядов второго дешифратора иявляются соответственно входом сменырежимов и вторыми адресными входамиузла, выходы первого, четвертого ивторого, третьего ключей соответст"венно объединены и подклюцены к информационным входам клюцей соответственно первой и второй групп, информационные входы всех блоков оперативной памяти обеих групп объединены и являются информационным вхо-дом блока, 1-й выход каждого дешиф-ратора Ь=1,ш) соединен с управляющим входом -го ключа одноименнойгруппы, выход которого подключен квходу синхронизации -го блока оперативной памяти одноименной группы,выход которого соединен с -м входомодноименной группы инФормационныхвходом третьего мультиплексора, выходы которого являются выходамиблока.