Цифровой интегратор

(22) Зця),л,0.7.77 (21) М. 1 л.- С 061 1/02 присоединением зая Государственнын ком ите 3) 1)ц 11 рцгс СССР по делам изобретений(71) Заявитель А. Рабинович С, И, Дубинин, М, С. Миримова и Ордена Октябрьской Революции всесою проектно-изыскательский и научно-иссле энергетических систем и электрических се арственныи и институт сетьпроект ныи гос овательс ей Эне(5 1 ИФ 1)И)й И 111 Г(РА 1(.) технике ццфро именно,к сноса Ого ццтсг )и . Оц 11 первым входом второго сумматора, а второй выход с первым вколов псрвого рс(цс тра, первый выход цсрвого рсистра подключен через первый регистр сдвига к вто рому входу второго сумматора ц через второй регистр сдвига к второму входу первого сумматора, который соедццец двусторонними связямц с первым регистром, выход второго сумматора соединен с входом 1 О второго регистра, выход которого подключсц к трстьл)у входу второ)о сумматора.Блок-схема цифрового интегратора представлена ца чертеже.Интегратор содержит входцой регистр 1, 15 сумматоры 2, 3, регистры 4, 5, регистр переполнения 6, регистры 7, 8 сдвига.Интегратор работает следующим образом. Поступающие 0 интегральной фу дываются с числ 4. В регистре 6 переполнение. Е изошло (регистр 5 лю, то результат ся в регистр 4, ц работке следую мой функции, В дит псрецолненц О переполнения раИзобретение относится квой обработки сигналов, абам ц устройств)м ццфров Р ция.Известен цифровой интегратор 1, на вход которого поступает последовательность отсчетов интегрируемой функции. Недостатки известного устройства - значительная конструктивная слокцость, а также сильно ограниченный формат представлсцця отсчетов подицтсгральцой функции.Наиболее близким по технической сущности к изобретению является цифровой интегратор 2), содержащий входной регистр, вход которого является входом интегратора, а выход подключен к первому входу первого сумматора, и второйсумматор, выходкоторого является выходом интегратора.Однако значения интегрируемой функции це могут превышать половину динамического диапазона представления чисел,Цель изобретения - расширение функциональных возможностей за счет расширения динамического диапазона представления чисел. Поставленная цель достигается тем, что в интегратор введены регистр переполнения, первый и второй регистры сдвига, причем первый выход первого сумматора подключен к входу регистра переполнения, первый в.)хо которого соединен с в регистр 1 значения поднкццц в сумматоре 2 склаом, хранящимся в регистре проверяется произошло лц сли переполнения це пропереполнения 6 равен цусуммирования запцсываетинтегратор переходит к общего значения интегрируетом случае, когда происхос в сумматоре 2 (рсгистр всц единице), содержимоеРеда Изд.781 Тира)к 799ственного комитета СССР по делам изобретений 113035, Москва Ж, Раушская иаб., д. 4/5 Заказ 2219/17НПО Госу Подписноеоткрытий иогра(1)и 5), ир. Сапунова, 2 регистра 4 делится в регистре 7 на 2" и складывается в сумматоре 3 с содержимым регистра 5, и результат записывается в регистре 5. Кроме того, остаток содержимого регистра 4, получаемый в регистре 8, скла дывается в сумматоре 2 с содержимым входного регистра 1.Использование первого сумматора с регистром переполнения пс означает увели)кнпя разрядности представления ппформа ции, поскольку разрядность регистров хранения информации не увеличена.Б предлагаемом устройстве возможный диапазон представления чисел - отсчетов интегрируемой функции равен -+ (2) - 2), 15 т. е, вышс, чсм в известном устройстве,Цифровой интегратор, содержащий вход ной регистр, вход которого является входом интегратора, а выход подключен к первому входу первого сумматора, и второй сумматор, выход которого является выходом интегратора, отличающийся тем, что, с 25 целью расширения функциональных возмокностей за счет расширения динамического диапазона представления чисел, в интегратор введены регистр переполнения, первый и второй регистры сд)зигя, причем первый выход первого сумматора подключен к входу регистра переполнения, первый выход которого соединен с первым входом второго сумматора, а второй выход - с первым входом псрвого регистра, первый выход первого рсгистра подключен через первый регистр сдвига к второму входу второго сумматора и через второй регистр сдвига к второму входу первого сумматора, который соединен двусторонними связями с первым регистром, выход второго сумматора соединен с входом второго регистра, выход которого подклочсн к третьему входу второго сумматора.Источники информацпн,прпнятыс во внимание при экспертизе 1. Лвторское свидетельство СССР357570, кл. С) 061. 15/36, 1972.2. Заявка ФРГ2138211, кл. С) 06,1 1/02, 1976.