Устройство для программного управления

Номер патента: 807257

Опубликовано: 23.02.1981

Авторы: Давейнис, Маньшин, Тормышев

МПК: G06F 3/033

Метки: ввода-вывода, гра-фической, информации

...прибавляется содертора 8, если же сигнал посматср 8 (циклы 5,11), того блока 9 вычитается содей содержимого суммаи У.У. ) отниманаходящегося в блооверяется условие оверки контролируется по знаковым разрядам ям сум и числекущ тора 7. От значениторов 7 и 8 ( ЕХ 1ется модуль числа,ке 9 ( Е"), т.е. пр(2), а результат прв блохе управлениясумматоров. Затем к значени прибавляются модулвосстанавливаются аторов 7 и 6.блока 9, т.езначенияЕХ. и ЕУ . Если условие (2) вы 13 3полняется, то схема подготовлена дляприема очередной информации. Если условие (2) не выполняется, то происходитзапись значений +)(, +Ь( в блок1 памяти (см; таблицу, циклы 9, 26) поадресу, формируемому в узле 10 выбораадреса блока 6 управления.С целью повышения точности,...

Номер патента: 1290259

Опубликовано: 15.02.1987

Авторы: Бородина, Гаврилова, Маковеев, Михайлов

МПК: G05B 19/08

Метки: временного, программного

...импульса на втором управляющем входе (в/м) ОЗУ 7, по которомупроизойдет запись нуля в соответствующую ячейку ОЗУ 7. При этом наличиенулей на информационных входах ОЗУ 7обеспечивается нулевым сигналом с вь 1 хода элемента И 20, так как на еговторой вход поступает нулевой сигналс выхода элемента И 12,Таким образом, ячейка ОЗУ 7 приводится в исходное состояние,1С приходом следующей временной команды по импульсу на втором выходе ( ) блока 1 на К-вход триггера 14 поступает сигнал, который возвращает его в исходное состояние.Сигнал с выхода элемента НЕ 13 запрещает выдачу сигнала окончания временной задержки при поступлении команды времени в случае появления нулей на выходах всех разрядов счетчика 4 времени и при наличии нулей на выходах...

Номер патента: 622054

Опубликовано: 30.08.1978

Авторы: Крутов, Миронов, Николенко, Осипов

МПК: G05B 19/32

Метки: адаптивного, объекта, положением, программного

...управления. Аналоговая величина с выхода прсобразо вателя 4 поступает в следящий привод 5, который изменяет угловое положение объекта до тех пор, пока цифровой сигнал рассогласования не будет равен нулю. Это соответствует установке объекта б в заданное 10 угловое положение. Однако блоки, входящие в канал программного управления, в частности, преобразователи 4, 8, датчик угла 7, привод 5 имеют конечную точность. Это приводит к ошибке Лр, в угловом по ложении объекта управления;М = 9 зад 9Ошибка Лр является величиной случайной и может принимать различные значе ния для различных угловых положений и различных условий эксплуатации аппаратуры. Наличие ошибки Ьр, вызывает умень-. шение показателя качества. На выходе экстремального...

Номер патента: 1032443

Опубликовано: 30.07.1983

Авторы: Белявский, Зайцев, Зенкович, Комаров, Лящук, Онегин, Чигирев

МПК: G06F 3/00

Метки: ввода, изображения

...усилитель 12, элементы 13 сравнения, блок 14 формирования кодов оптической плотности, второй блок 15 управления, первый блок 16 сопряжения, третий блок 17 управления дефлектором, второй блок 18 сопряжения, магистраль 19 данных, генератор 20 импульсов, элемент И 21, триггер 22, счетчики 23-25, Формирователь 16 импульса, элементы И 27 и 28, микропроцессор 29, третий блок 30 сопряжения, первый 31 и второй 60 32 синтезаторы частот, первый 33 и второй 34 удвоители частот, второй 35 и третий 36 усилители, первый 37 и второй 38 согласующие элементы, арифметические блоки 39 и 40, гене раторы 41 и 42 щаговых импульсов, согласующие блоки 43 и 44, цифроаналоговые преобразователи 45 и 46, четвертый 47 и пятый 48 усилители, демпферы 49 и 50, первый...

Номер патента: 1126928

Опубликовано: 30.11.1984

Авторы: Белов, Гольдин, Мальчик, Палк, Спектор, Файнштейн, Цыбульский

МПК: G05B 19/18

Метки: последовательного, программного

...операцийвыполняемых блоком 3, и имеети+яооъем памяти 2 слов по два разряда в каждом. Если число И+2 непревосходит. десяти, элемент 24мажет быть выполнен на одной микро"схеме К 573 РФ 1,Регистр 25 предназначен для хранения результата очередной логической операции и имеет для данногопримера реализации только один разряд, Регистр 25 может быть выполненна одном триггере Р -типа из микросхемы К 155 ТИ 2,На Фиг.4 представлена принципиальная схема дешиФратора 8. ДешиФратор 8 включает в себя мнаговходавой элемент И"НЕ 26, выход которого соединен с входом элемента НЕ 27, 5 - входам триггера 28 и первым входом элемента И-ИЕ 29. Выход элемента. НЕ 27 соединен с Р -входом триггера 28, прямой выход которого соединен с вторым входом элемента...