Устройство для временного программного управления

(51) 4 С 05 В 19/О ОПИСАНИЕ ИЗОБРЕТЕНИЯ РЕМЕННОГО ПРОГласт ник оэдауп- Цель и отпе- Ж деримоЮии ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ А ВТОРСМОМУ СВИДЕТЕЛЬ(54) УСТРОИСтВО ДЛЯ ВРАММНОГО УПРАВЛЕНИЯ(57) Изобретение относится к обавтоматики и вычислительной техи может быть использовано при снии цифровых систем программногравления различного назначения.изобретения - повышение точностсчета временных интервалов приременном цикле программы и надености устройства. Устройство сожит .блок 1 синхронизации, блокИ и 11 Ц 1 1 1 иИ Б 1111 1 1 1290259 г ОШЙПШБИ 033 с Составитель Н.лько Техред Л.Сердю орбуновва,ректор М,Самборская Редакто сно ака твенного ретенииЖ, Ра Производственно-полиграфическое предприятие жгород, ул. Проектна апач Юе 7899/44 ВНИИПИ Госуд по делам из 3035, Москва1290259памяти, блок 3 управления, счетчик 18, 22, КЯ-триггер 14, формирователь 4 времени, сумматор 5, группу 6 пер. 24 импульсов. Введение блока перевых элементов И, блок 7 оперативной дачи информации, блока сбора инфорпамяти, регистр 8, группу 9 элемен- мации, блока исполнительных элементов ЭКВИВАЛЕНТНОСТЬ, две группы О, тов сумматора, регистра, группы эле элементов НЕ, элементы 13, 9 НЕ, ментов ЭКВИВАЛЕНТНОСТЬ, двух групп элементы 11, 12, 15, 17, 20, 21, элементов НЕ, БЯ-триггера, формиро И, блок передачи .информации, блок вателя импульсов, элементов ИЛИ и И 27 сбора информации, блок 26 испол- позволяет достичь поставленной цели. нительных элементов, элементы ИЛИ 1 з,п. Ф-лы, 8 ил.Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании цифровых систем программного управления различного назначения.Целью изобретения является повышение точности отсчета временных интервалов при переменном цикле программы и надежности устройства.На Фиг. 1 представлена функциональная схема устройства; на фиг. 2 - схема блока управления; на фиг. 3 то же, блока синхронизации; на Фиг. 4 - то же, блока передачи инфор. мации; на фиг. 5 - то же, блока исполнительных элементов; на Фиг. 6 алгоритм реализации временной команды; на фиг, 7 - пример алгоритма управления исполнительным элементом", на фиг. 8 - пример временной диаграммы функционирования устройства. Устройство содержит фиг. 1) блок синхронизации 1, блок 2 памяти (ЗУ), блок 3 управления, счетчик 4 времени, сумматор 5, группу первых элементов И 6, блок 7 оперативной памяти (ОЗУ), регистр 8, группу элементов ЭКВИВАЛЕНТНОСТЬ 9 ф группу четвертых элементов НЕ О, третий и восьмой элементы И 1 и 12, третий элемент НЕ 13, КЯ-триггер 4, второй элемент И 15, группу первых элементов НЕ 16, шестой элемент И 17, второй элемент ИЛИ 18, второй элемент НЕ 19, седьмой элемент И 20, четвертый элемент И 21, первый элемент ИЛИ 22, пятый элемент И 23, Формирователь 24 импульсов, блок 25 передачи информации, блок 26 йсполнительных элементов, блок 27 сбора информации.Блок 3 управления фиг. 2) содержит дешифратор 28, второй элемент 5 ИЛИ 29, первый, второй, третий элементы И 30, 31 и 32, первый элементНЕ 33, первый элемент ИЛИ 34, элемент ЭКВИВАЛЕНТНОСТЬ 35, второй итретий элементы НЕ 36 и 37, пятый,четвертый, шестой элементы И 38-40,третий элемент ИЛИ 41, группу седьмых элементов И 42, задатчик 43 адреса, состоящий из накапливающего 5сумматора 44 и счетчика 45 импульсов.Блок 1 синхронизации (фиг. 3) содержит генератбр импульсов 46, ждущиймультивибратор 47, дифференцирующийэлемент 48, элемент И 49, счетчик 2050 импульсов, дешифратор 51.Блок 25 передачи информации(Фиг. 5) содержит дешифратор 62,группу 11 Я-триггеров 63, усилители 64.Блок 27 сбора информации представ.ляет собой мультиплексор-селектор иможет быть выполнен на микросхемах133 КП 5.35 Блок 1 синхронизации предназначендля установки в нулевое состояниезадатчика 43 адреса блока 1 управления 1,выход с, ) и выработки синхросигналов (выходыс, з ) 40 Блок 2 памяти служит для хранения командных слов.1290259 50 55 Блок 7 оперативной памяти служитдля записи кодов моментов окончаниявременных интервалов (задержек), работает в режимах считывания и записи информации, 5Блок 3 управления обеспечиваетуправление хедом программы за счетизменения состояния задатчика адресакоманд в зависимости от кодов операций, состояния входной информации и 1 Означения истинности.Формирователь 24 осуществляет выработку импульсов выборки микросхемыс временным сдвигом относительно адресных и информационных входов, необходимым для устойчивого срабатыванияблока 7 оперативной памяти выбранного типа.Блок 25 передачи информации предназначен для выдачи кода адреса исполнительного элемента (вторые входы, разряды с А+1 по С) при наличиипризнака команды вывода (четвертыйвход Г) или кода адреса источника информации - датчика (третьи выходы,разряды с А + 2 по С) при наличиипризнака команды ввода (третий вход е )и согласования параметров этих сигналов с входными сигналами (Р, Г,А+1. С) блоков 26 исполнительных ф;элементов и сбора информации 27 соответственно, а также согласованияпараметров сигнала опроса с выхода(по времени и уровню).Блок исполнительных элементов 26предназначен для выдачи управляющихвоздействий на объект управления всоответствии с адресом исполнительного элемента при наличии признакакоманды вывода (У),Блок сбора информации 27 предназначен для опроса источников ин- .формации (датчиков) в соответствии 45с адресом при наличии признака команды ввода (Е) и выдачи сигналарезультата опроса (Н). Работа системы временного .программного управления осуществляется по командам, записанным в блоке2 памяти (ЗУ), Используются следующие типы команд: команда вывода,команда ввода и логической обработки, временная команда,Число выходов блока 2 памятисоответствует .количеству разрядовкомандного слова. Каждое командное слово может быть разбито на информационные поля.Комбинации в первых разрядах (первые выходы) на выходе блока 2 памяти соответствуют кодам операций (команд) .Нулевая комбинация в разрядах с 1 по а представляет собой код команды вывода Г, по которой происходит подача управляющего воздействия на исполнительные элементы (ИЭ).После выполнения этой команды происходит переход к следующей по программе команде, при этом разряды с а+1 по С представляют собой код адреса ИЭ.Наличие хотя бы одной единицы в разрядах с 1 по аопределяет код команды ввода и логической обработки е, по которой происходит опрос источников информации (ИИ), анализ полученной информации и переход по программе в соответствии с результатом опроса. Эти же разряды (с 1 по а, первые выходы блока 2) представляют собой код относительного укороченного адреса условного перехода, разряд а+1 определяет признак сравненияс состоянием источника информации Ь, а разряды с а+2 по с представляют собой код адреса опрашиваемого источника информации.Наличие единицы в разряде а и нулей в разрядах с 1 по аопределяет код временной команды Й, которая позволяет реализовать временные задержки. При этом разряды с а+1 по в (вторые выходы блока 2) определяют код длительности временной задержки, а разряды с в+1 по с - код адреса ячейки оперативного блока 4 памяти, в которую производится запись, хранение и считывание кода момента времени окончания отсчета временного интервала.Принцип реализации временной команды заключается в следующем (фиг.б),С приходом временной команды, зафиксированной, например, по адресу (К) блока 2 памяти, триггер 14 устанавливается в нулевое состояние и в соответствии с адресом (разряды с в+1 по с) опрашивается ячейка блока 7. При этом, если данная ячейка ОЗУ находится в нулевом (исходном) состоянии, в нее производится запись кода момента окончания временной за 1290259держки, представляющего собой суммукодов текущего времени со счетчика4 времени и длительности временнойзадержки (разряды с а+1 по в). Впротивном случае код, записанный 5ранее в ячеике ОЗУ, сравнивается скодом текущего времени. При этом вслучае сравнения этих кодов на выходе триггера 14 (фиксатора) формируется сигнал окончания временной Озадержки, и соответствующая ячейкаОЗУ приводится в исходное состояние.В случае несравнения этих кодов состояние ячейки ОЗУ не меняется, иопроцесс отсчета временного интервала 5продолжается. По окончании временной команды происходит переход к следующему адресу ЗУ (К:=К+1).Перед началом работы необходимоустановить все ячейки ОЗУ 7 в нуле, вое (исходное) состояние . Это обеспечивается начальной частью программы, записанной в блок памяти (ЗУ) .При включении питания на вход установки в ноль задатчика адреса 43 25блока 3 управления поступает импульсс первого выхода (7 ) блока 1 синхронизации и устанавливает его в нулевое (исходное) состояние.На выходах сс , Г. блока 1 синхронизации формируются синхроимпульсы.По импульсу на четвертом выходе (с)происходит считывание команд из блока памяти 2 (ЗУ),В процессе установки в нулевоесостояние ячеек блокаоперативнойпамяти комбинация в первых (а) раз- .рядах на первых выходах ЗУ 2 соответствует коду временной команды,который поступает на входы блока 3 40управления и обеспечивает формирование сигнала на его третьем выходеИ) . Код временной задержки соответствует задержке, длительность которой равна нулю, т.е. характеризует-. 45ся наличием нулей в разрядах с а+1по в блока 2 памяти, Поступлениеэтого кода через группу Гб элементовНЕ на входы элемента И 17 обеспечивает наличие .на его выходе единичного сигнала.Этот сигнал после инвертированияэлементом НЕ 19 поступает на входэлемента И 20, нулевой сигнал с выходакоторого запрещает прохождение 55информации из сумматора 5 через группу 6 элементов И и обеспечивает наличие нулей на информационных входах блока 7 оперативной памяти. Этот же сигнал после прохождениячерез элемент ИЛИ 18 и совпадения ссинхроимпульсом с третьего выхода( ) блока 1 синхронизации на элементе И 21 обеспечивает наличие единицы на первом управляющем входе (3//с - запись/считывание) ОЗУ 7, апосле прохождения через элементИЛИ 22 и совпадения на элементе И 23с сигналом, являющимся признакомкоманды времени, поступает на входформирователя импульсов 24. В результате этого будет сформирован импульсна втором входе (в/м - выборка микросхемы) и при наличии на первом управляющем входе (з/с) единичного сигнала произойдет запись нуля в ячейку ОЗУв соответствии с адресом.При отсутствии сигнала (единичного) на выходе элемента И 21, т,е.при нулевом сигнале на первом управляющем входе (з/с) ОЗУ 7 импульсна втором управляющем входе (в/м)ОЗУ 7 формируется по сигналу с свторого выхода (,) блока 1 синхронизации. При этом происходит считывание информации с ячейки ОЗУ 7 всоответствии с адресом.Код адреса ячеек (разряды с в+1по с) поступает на адресные входы ОЗУ7 из ЗУ 2, причем последовательноперебираются все адреса ячеек, начиная с нулевого.Таким образом, к моменту началаработы все ячейки ОЗУ 7 будут находиться в нулевом состоянии,Далее функционирование устройстваосуществляется в соответствии с рабочей частью программы.По синхроимпульсу на четвертомвыходе (с ) блока 1 синхронизации3происходит считывание команды изЗУ 2.Сигнал, являющийся признаком временной команды, формируется на втором выходе (д) блока 3 управленияпри поступлении на его входы кодакоманды времени,Код временной задержки из ЗУ 2команд поступает на первые входы сумматора 5 и через группу 16 элементовНЕ - на входы элемента И 17, нулевойсигнал с выхода которого после инвертирования элементом НЕ 9 обеспечивает формИрование единичногосигнала на первом входе элементаИ 20.По синхроимпульсу на втором выходе (с 1) блока 1 синхронизации на вто.формирователем 24 формируется импульсчерез элемент ИЛИ 22 при совпадениис сигналом с с второго выхода И)блока 3 управления на элементе И 23. 5При наличии нулевого сигнала на первом управляющем входе (з/с) блока 7оперативной памяти по этому импульсуопрашивается ячейка ОЗУ 7 в соответствии с адресом, поступившим из ЗУ 2на его адресные входы,Содержимое ячейки переписываетсяв регистр 8 и поступает на первыевходы группы 9 элементов ЭКВИВАЛЕНТНОСТЬ и входы группы 1 О элементовНЕ. При наличии нулей на выходах всехразрядов регистра 8 (так как ячейканаходится в нулевом состоянии) навыходе элемента И 12 будет единичныйсигнал, который через элемент ИЛИ 18обеспечивает наличие единичного сигнала на входе элемента И 21, а присовпадении с сигналом на первом входеэлемента И 20 - формирование единич 25ного сигнала на его выходе.На вторые входы (второе слогаемое)сумматора 5 поступает код текущеговремени с выходом соответствующих(старших) разрядов счетчика времени 4.Код, соответствующий моменту начала отсчета времени, суммируется скодом, соответствующим длительностивременной задержки. Результат сложения, т,е. код момента окончания отсчета временного интервала, поступает на информационные входы ОЗУ 7,1так как единичный сигнал с выходатретьего элемента И 20 разрешаетпрохождениеинформации из сумматора5 через группу 6 элементов И.По импульсу на третьем выходе(ь ) блока 1 синхронизации черезгэлемент И 21 формируется единичныйсигнал на первом управляющем ОЗУ 7(з/с) и через элемент ИЛИ 22, элемент И 23 формирователем 24 формируется импульс на втором управляющемвходе (в/м) ОЗУ 7,При этом код, соответствующий моменту времени окончания отсчета временного интервала, записывается вячейку ОЗУ 7 в соответствии с адресом, поступившим из ЗУ 2 команд. В каждом следующем цикле работыс приходом данной временной командыпроисходит сравнение этого кода скодом текущего времени со счетчика4. При этом по импульсу с второго выхода (с,) через элементы ИЛИ 22,И 23 и формирователь 24 опрашивается.в соответствии с адресом ячейка ОЗУ7, ее содержимое поступает в регистр8, а затем на входы группы 9 элементов ЭКВИВАЛЕНТНОСТЬ и сравниваетсяс кодом текущего времени, поступающим со счетчика времени 4. При неэквивалентности сравниваемых кодовпроцесс отсчета временного интервалапродолжается и состояние ячейки ОЗУ7 не меняется.При наступлении эквивалентностиэтих кодов на .выходе элемента И 11по импульсу на третьем выходе ( )блока 1 синхронизации формируетсяединичный сигнал, поступающий наБ-вход триггера 14. На выходе триггера 14 формируется сигнал окончания временной задержки (Х), которыйпоступает на вход блока 3 управленияи на вход элемента ИЛИ 18, чтобыобеспечить единичный сигнал на первом управляющемвходе (з/с) и формирование импульса на втором управляющем входе (в/м) ОЗУ 7, по которомупроизойдет запись нуля в соответствующую ячейку ОЗУ 7. При этом наличиенулей на информационных входах ОЗУ 7обеспечивается нулевым сигналом с вь 1 хода элемента И 20, так как на еговторой вход поступает нулевой сигналс выхода элемента И 12,Таким образом, ячейка ОЗУ 7 приводится в исходное состояние,1С приходом следующей временной команды по импульсу на втором выходе ( ) блока 1 на К-вход триггера 14 поступает сигнал, который возвращает его в исходное состояние.Сигнал с выхода элемента НЕ 13 запрещает выдачу сигнала окончания временной задержки при поступлении команды времени в случае появления нулей на выходах всех разрядов счетчика 4 времени и при наличии нулей на выходах всех разрядов регистра 8, т.е, до записи кода временной задерж. ки из ЗУ 2 команд в сумматор 5. В результате дешифрации кода операций (разряды с 1 по а), поступающего на входы дешифратора (команд) 28 блока 3 управления, формируются сигналы на его выходах: Й - признак временной команды; е - признак команды ввода и логической обработки; К признак команды вывода. Сигналы с выходов е, й блока 3 управления поступают на входы блока 25 передачи информации.После преобразования признак команды вывода спятого выхода (Е) блока 25 передачи информации вместе с адресом исполнительного элемента (разряды с А+1 по С) поступает на входы блока исполнительных элементов 26 для воздействия на обьект управления, а признак команды ввода 10 с четвертого выхода (Е) блока 25 вместе с адресом опрашиваемого источника информации (разряды с А+2 по С) поступает на входы блока сбора информации 27. С выхода (Н) этого блока сигнал опроса источника информации после образования в блоке 25 передачи информации (выход и) поступает на вход блока 3 управления, в котором триггер 14 опрашивается по команде ввода и логической обработки (е) аналогично опросу других источников информации.Код адреса опрашиваемых источни ков информации поступает на входы элемента И 30. При этом код адреса для опроса триггера 14 характеризуется наличием только единиц в разрядах с а+2 по с, ЗОСигналы с выхода элемента И 31 при опросе триггера (фиксатора) 14 или с выхода элемента И 32 при опросе других источников информации в соответствии с адресом через элемент ИЛИ 34 поступают на вход элемента ЭКВИВАЛЕНТНОСТЬ 35 для сравнения с. содержимым а+1 разрядам В случае эквивалентности содержимого а+1 разряда с кодом аргумента производится 40 переход к следующей команде; При этом формируется единичный сигнал на выходе элемента И 39, который через элемент ИЛИ 41 поступает йа вход переноса младшего разряда на капливающего сумматора 44. В противоположном случае происходит переход к команде в соответствии с относительным укороченным адресом условного перехода (разряды с 1 по а), поступающим на вторые входы группы 42 элементов И, При этом формируется единичный сигнал на выходе элемента И 38, в результате чего информация с выходом группы 42 элементов И поступает на информационные входы сумматора 44.После временной команды (д) или команды вывода (Й) происходит переход к следующей по программе команде,Это обеспечивается формированиемединичного сигнала на выходе элемента И 40, который через элемент ИЛИ 41поступает на вход сумматора 44. Нвыходах задатчика адреса 43 формируется код адреса, поступающий на входы ЗУ 2 (команд).В каждом цикле работы системы происходит отработка всех команд, в томчисле временных, записанных в программе Максимальное время цикла прохождения программы определяется изсоотношения"ц к вах ргде Т - период следования импульсовна выходе Т блока синхронизации;М - количество команд, записанк тахных в программе.При этом период изменения состояния счетчика времени Ч определяетсяиз соотношенияТсч и,Это обеспечивается использованиемнеобходимого числа старших разрядовсчетчика 4 времени.Блок 1 синхронизации работает следующим образом.При подаче питания через (БС-цепь)дифференцирующий элемент 48 ждущиммультивибратором 47 на первом выходе(ь ) формируется импульс для установки задатчика адреса 43 блока 3 управления в нулевое (исходное) состояние.Одновременно запускается генератор46, импульсы с которого после установ.ки счетчика 50 в нулевое состояниепоступают через элемент И 49 на егосчетный вход. Выходы счетчика 50 связаны с решифратором 51, который формирует синхросигналыс , С на выходах блока 1 синхронизации,Элементы, входящие в блоки 25 и26, могут быть выполнены на микросхемах 533-й и 564-й серий.ЗУ 2 команд может быть выполненона интегральных микросхемах 556 РТ 5,а ОЗУ 7 - на микросхемах 564 РУ 2,Пример функционирования предлагаемой системы временного программного управления.Пусть на некоторый исполнительный орган при выполнении логического условия Х, Х +Х, ш (номерам аргументов соответствуют адреса опрашиваемых источников информации) должЕн быть подан сигнал включения на время3,3 с. При невыполнении данного условия Х Х +Х, рО и после истечения времени 3,3 с исполнительный орган должен быть отключен. Данному ис- .полнительному органу поставлен в соответствие триггер в блоке исполнительных элементов, включение которогоосуществляется по одному адресу (у ),9а отключение - по другому (у, ) (фрагмент(граф-схемы управления рассматриваемым исполнительным органом представлен на фиг. 7). В условных вершинах соответствующим командам вводаи логической обработки осуществляется проверка состояний источников ин 15формации, в том числе и состояниетриггера-фиксатора Х путем сравнения признакас состоянием источника информации. В операторных вершинах осуществляется управление данным триггером по командам вывода ивыполнение временной команды с (3,3;2), что определяет реализацию временной задержки на 3,3 с с использованием второго слова-ячейки ОЗУ 7. В блоках С 1 и С 2 осуществляется решениезадач управления другими исполнительными органами. В соответствии с этимв случае выполнения логического условия реализуется временная команда,после которой проверяется факт окончания временной задержки.Очевидно в первом цикле и до момента окончания временной задержкиХ=О и происходит выполнение операто-ра у :=1 и включение данного исполни 9тельного органа. На некотором циклепосле окончания временной команды Хстановится равным 1 и производится40выполнение оператора у,:=1, т.е. отключение данного исполнительного органа.В случае невыполнения логическогоусловия на включение временной за- .45держки производится также выполнениеоператора у :=1, Выполнение временюной команды при этом осуществляетсяследующим образом (фиг. 8),Пусть в соответствии с необходимой 50точностью реализации временных задержек число разрядов счетчика, связанных с сумматором, число разрядовсумматоров и ОЗУ 7 равно четырем(в - ЗР, в - 2 , в - 1 Р, вР), а период изменения младшего (в - 3 )-гоРразряда счетчика составляет Т=О,ЗЗ с.Тогда число циклов изменения младшего разряда счетчика для реализации временной задержки, равной 3,3 с,1 О и соответственно двоичный код данной временной задержки, записанныйв ав разрядах блока 2 памяти,010,Пусть в момент начала счета времени по данной временной задержке(во второй ячейке ОЗУ записан 0)в рассматриваемых разрядах счетчиказафиксирован код 0010. Тогда суммакод момента окончания временной задержки 1010 + 0010 = 1100 записывается в ячейку ОЗУ (вторая ячейка).В.последующих циклах работы производится сравнение кода окончания временной задержки с кодом текущего времени со счетчика времени . Очевидно,сравнение произойдет через 1 О циклов изменения состояния младшегоразряда счетчика 4, после чего запишется единица в триггере (фиксаторе)14, который будет опрошен по командеввода и логической обработки,Обращение к запоминающему устройству в системах программного управления происходит за цикл работы не повсем адресам, а в соответствии с выполнением логических условий по командам ввода и логической обработки,осуществляющим условный переход порезультатам опроса источников информации, например, при реализации бинарных программ, что приводит к переменному циклу программы,Значение разности максимальногои минимального времени цикла зависитот числа реализуемых команд и можетМеняться в достаточно широких пределах.В прототипе код начального установа и код шага отсчета определеныиз условия, что изменение кода промежуточных результатов отсчета временных интервалов должно осуществлятьсяне более одного раза за цикл программ,Время между появлением одной и тойже команды в соседних циклах можетменяться в таких пределах, что произойдет изменение промежуточного результата отсчета временного интервала более, чем один раз в течениеодного цикла, а зто приведст к недопустимо высоким погрешностям,Пусть условие формирования временной команды определяется функциейИ.Т = Ч,х (всегда некоторая х; = 1).В случае, если для представления в90259 13 12программе одной временной требуетсяодна команда, число реализуемых команд может меняться от 2-х до и.В соответствии с этим меняется ивремя цикла.Например, если и 1 О и , - времявыполнения одной команды,31 -С -10 с при х -хх -х -0;С =ч,;=2 хз = 1 при х 1,1и код промежуточного отсчета временного интервала в последнем случаеизменится 5 раз в течение одного.цикла программы вместо одного раза,в результате чего время задержкиуменьшится в 5 раз по сравнению стребуемым. Формула изобретения 1, Устройство для временного программного управления, содержащее блок синхронизации, блок управления, блок памяти, блок оперативной памяти, счетчик времени, группу первых элементов И, два элемента НЕ, элемент ИЛИ, шесть элементов И, о т л и - ч а ю щ е е с я тем, что, с целью повышения точности отсчета временных интервалов при переменном цикле программы и надежности устройства, введены блок передачи информации, блок сбора информации, блок исполнительных элементов, сумматор, регистр, группа элементов ЭКВИВАЛЕНТНОСТЬ, две группы элементов НЕ, триггер, формирователь импульсов, элемент ИЛИ, элемент И, причем первый выход блока синхронизации подключен к первому входу блока управления, второй выход - к первому входу второго элемента И, к тактовому. входу регистра, к.первому входу первого элемента ИЛИ, к счетному входу счетчика времени, к первому входу блока передачи информации, третий выход - к первым входам третьего и четвертого элементов И, к второмувходу блока управления, а четвертый выход - к второму входу блока передачи информации и к управляющему входу блока памяти, соединенного адресными входами с первыми выходами блока управления, первыми, вторыми и третьими информационными выходами - с третьими входами блока управления, подключенного вторым выходом к второму входу второго элемента И, к второму входу третьего элемента И,к первому входу пятого элемента И, третьим ичетвертым выходами соответственнок третьему и к четвертому входам блока передачи информации, четвертым входам - к выходу триггера, к первомувходу второго элемента ИЛИ, а пятымвходом - к первому выходу блока передачи информации, связанного вторыми третьими выходами с первыми входами 10 блока исполнительных элементов, третьими выходами и четвертым выходом -с первыми входами и вторым входомблока сбора информации, подключенного третьими входами к информацион ным входам устройства, а выходом -к пятому входу блока передачи информации соединенного пятым выходом свторым входом блока исполнительныхэлементов, а шестыми входами - с вто рыми и третьими информационными выходами блока памяти, подключенноговторыми информационными выходами кпервым входам сумматора и черезгруппу первых элементов НЕ - к вхо дам шестого элемента И, соединенноговыходом с вторым входом второго элемента ИЛИ и через второй элемент НЕ -с третьим входом третьего элементаИ, с первым входом седьмого элемен та И, подключенного вторым входом ктретьему входу второго элемента ИЛИ,,к выходу восьмого элемента И и черезтретий элемент НЕ - к четвертому входу второго элемента И, а выходом - кпервым входам группы первых элементовИ, соединенных вторыми входами с .соответствующими выходами сумматора, авыходами - с информационными входамиблока оперативной памяти, подключенного адресными входами к третьим информационным выходам блока памяти,первым управляющим входом - к выходучетвертого элемента И и к второмувходу первого элемента ИЛИ, связан НОГО ВыхОДОм с ВтОРым ВхОДОм пЯтОГОэлемента И, подключенного выходомк входу формирователя импульсов,соединенного выходом с вторым управляющим входом блока оперативнойпамяти, подключенного выходами кинформационным входам регистра,соединенного выходами через группучетвертых элементов НЕ с входамивосьмого элемента И, а также с первыми входами группы элементов эквивалентность, подключенных выходамик пятым входам третьего элемента И,а вторыми входами - к вторым входамсумматора и к выходам старших разря16 1290259 фиг.2 дов счетчика времени, причем Б-вход и К-вход КБ-триггера соединены соответственно с выходом третьего элемента И и с выходом второго элемента И, а второй вход четвертого элемента И - с выходом второго элемента ИЛИ.2. Устройство по п. 1, о т л и ч а ю ш е е с я тем, что блок управления содержит дешифратор, накапливающий сумматор, счетчик импульсов, группу элементов И, шесть элементов И, три элемента ИЛИ, три элемента НЕ, элемент эквивалентность, причемтретьи входы блока управления под 15 ключены соответственно к входам дешифратора, к первому входу элемента эквивалентность, к входам первого элемента И, соединенного выходом с первым входом второго элемента И и через первый элемент НЕ с первым вхо О дом третьего элемента И, подключенного вторым входом к пятому входу блока управления, а выходом - к первому входу первого элемента ИЛИ, соеди- ненного вторым входом с выходом второго элемента И, а выходом - с вторым входом элемента эквивалентность, соединенного выходом с первым входом четвертого элемента И и через второй элемент НЕ - с первым входом пятого30 элемента И, подключенного вторым входом ко второму входу четвертого злемента И, к первому входу шестогоэлемента И и к второму входу блокауправления, выходом - к первым входам группы седьмых элементов И, атретьим входом через третий элементНЕ - к второму входу шестого элемента И, а также к третьему выходу блока управления и к выходу второгоэлемента ИЛИ, связанного входами спервыми выходами дешифратора, подключенного вторым и третьим выходами соответственно к четвертому и квторому выходам блока управления,а вхбдами - к вторым входам группыседьмых элементов И, подключенныхвыходами к первым информационным входам накапливающего сумматора, соединенного входом обнуления с входомобнуления счетчика импульсов и спервым входом блока управления, выходом переноса из старшего разряда -с счетным входом счетчика импульсов,а входом переноса младшего разрядас выходом третьего элемента ИЛИ,подключенного первым и вторым входами к выходам четвертого и шестогоэлементов И, причем выходы накапливающего сумматора и счетчика импульсов являются первыми выходамиблока управления, а второй вход второго элемента И - четвертым входомблока управления,