Устройство для отображения графической информации

Номер патента: 169895

Опубликовано: 01.01.1965

Авторы: Батшевер, Иоффе, Союзный

МПК: G11C 19/06, H03M 7/00

Метки: кодов, кольцевой, логической, обратной, связью, формирователь

...схема содержит обмотки записи и неразрушающего считывания параллельного кода и выходные обмотки, а трансфлюксоры имеют еще два дополнительных малых отверстия, через которые проходят указанные обмотки.На фиг. 1 изображена логическая схема кольцевого формирователя кодов; на фиг, 2 - принципиальная схема формирователя. На трансфлюксорах 1, 2, 3 (см. фиг. 1) выполняется логическая операция ИЛИ С ИСКЛЮЧЕНИЕМ, а трансфлюксоры 4, 5, б, 7 и т. д. образуют регистр сдвига. Схема позволяет получать последовательный и параллельный коды без разрушения. В последнем случае сдвигающие импульсы в схему не подаются. трансфлюксоров производится постоянным током 1(шина 9). После каждого такта 1 г и 1 г (шины 10 и 11) код сдвигается вправо. С трансрлюксоров...

Номер патента: 1336108

Опубликовано: 07.09.1987

Авторы: Аноприенко, Башков, Кухтин, Сербиненко

МПК: G11C 11/34

Метки: данным, доступом, запоминающее, многоформатным

...собой сигнал, инициирующий режим записи и считывания устройства. Если сигнал на пятом входе устройства имеет низкий уровень, то устройство находится в режиме записи. При этом на шестой вход устройства должны поступать синхроимпульсы записи. Низкий уровень сигнала на пятом входе устройства, имитирующий режим записи, поступает на четвертый вход блока 8 мультиплексоров кода адреса. Этот вход является управляющим. При низком уровне сигнала на управляющем входе блока 8 мультиплексоров кода адреса он переключается на прием информации с первого входа, который подключен к выходу блока 5 регистров. Таким образом, адреса в элементах памяти с выхода блока 5 регистров поступают на первый вход блока 2 памяти, так как выход блока 8 мультиплексоров...

Номер патента: 635486

Опубликовано: 30.11.1978

Авторы: Асцатуров, Лысиков, Щетинин

МПК: G06F 7/38

Метки: блоков, логическое, памяти

...с жесткой конфигурацией (например, имею. щей 14 входов, 96 промежуточных шинн, 8 выходов) возможны случаями, когда эта,конфигурация не отвечает трвбованиям задачи. Единственный выход агз этого положения - использовать два устройства параллельно, что приведет к значительным до. полнительным затратам средств, поскюлыку каждое устройство является большой интегральной схемой, т. е. сложным, а значит и дорогим электронным 1 прибором. Предлагаемое устройство уменьшает вероятность го. го, что из-за,небольших расхождений 1 в кон фигурации придется использовать два устройства ПЛМ, благодаря этому оно станетустройством с большими функциональнымивозможностями, более универсальным. 5 Формула изобретения Логическое усвройство для блоков памяти,...

Номер патента: 1100639

Опубликовано: 30.06.1984

Авторы: Борисов, Горемыкин, Никулин, Рублев

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...шестого и восьмого элементов ИЛИ,а седьмой выход дешифратора кода управления - с третьим входом первого 45элемента ИЛИ и вторым входом элемента ИЛИ-НЕ, выходы элементов ИЛИ,ИЛИ-НЕ, НЕ и выходы с первого по третий дешифратора кода управления являются выходами блока. 50На фиг; 1 представлена функциональная схема предложенного устройства; на фиг. 2 и фиг. 3 - соответственно функциональные схемы наиболее55 предпочтительных вариантов выполнения преобразователя кода ошибки и блока местного управления; на фиг.4 и фиг. 5 - примеры матрицы предложенного модифицированного кода Хемминга,применяемого для работы устройства;на фиг, 6 - схема объединения двухустройств.Устройство (фиг. 1) содержит блок1 ввода и вывода информации, регистр2, первый...

Номер патента: 1105897

Опубликовано: 30.07.1984

Автор: Батиста

МПК: G06F 11/22

Метки: блоков, логических

...на выходах 8 тестовые последовательности и представляющий собой генератор последовательности псевдослучайных кодов, контролируемый логический блок 9 с выходами 10.1 - 10.ь, первые 11 и вторые 12элементы И, элементы 13 ИЛИ, сумматоры по модулю два 14 и регистры 15сдвига, образующие группу сигнатурных анализаторов 16.1-1 б,п, имеющиевыходы 17,1-17.ь, сигнатурный анализатор 18, содержащий сумматор 14,регистр 15 и блок 19 индикации.Выходы блока 1 управления соединены с входами. элементов 11 и 12 и установочным входом группы сигнатурных анализаторов 16.1-16.д, с входами блока 5, с входами сигнатурного анализатора 18 и с входом задатчика 7 тестов. Выходы 8 задатчика тестов 7 соединены с входами контролируемого блока 9, выходы 10 которого...