Многостабильная ячейка памяти

(и) 467405 Союз Советских Свралистических Республикс присоединением заявкиГосударственный комитет Совета Министров СССР(088,8) Бюллетень14исания 18,07.75 адам изобретений открвпи 2) Автор изобрет, И. Багдасарьян 71) Заявитель ЙКА ПАМЯТИ 4) М НО ГОСТАБ Ид Ь НАЯ памяти содержит 1, имеющий выипа проводимости, трод 3 тетристора Изобретение относится к области импульсной схемотехники, а именно к импульсным схемам на тиристорах и на многостабильных элементах, Оно может найти широкое применение в вычислительной технике, в частности в пересчетных устройствах, в системах автоматического управления и прочее.Известны тиристорные переключатели с многостабильной характеристикой, построенные на основе структур типа р-п-р-п.Цель изобретения заключается в создании многостабильной тиристорной ячейки памяти со стабилизированным значением тока переключения из дополнительного открытого состояния в основное открытое состояние.Эта цель достигается тем, что предлагаемая многостабильная ячейка памяти содержит дополнительный управляющий транзистор и туннельный диод, анод которого соединен с эмиттером тетристора и коллектором дополнительного управляющего транзистора, а катод туннельного диода и эмиттеры управляющих транзисторов соединены с шиной нулевого потенциала.На фиг. 1 приведена схема описываемой ячейки памяти.Многостабильная ячейкачетырехвыводной тетристорвод 2 к базовой области р-тпервый управляющий элек базовой области п-типа проводимости, анод 4 тетристора и катод 5, управляющий транзистор 6, резистор 7, включенный в анодную цепь тетристора, резистор 8, подключенный к 5 выводу 3. Катод 5 подсоединен к аноду туннельного диода 9. Дополнительный управляющий транзистор 10 соединен коллектором с анодом туннельного диода 9, шунтируя последний, а эмиттером - с шиной нулевого по тенциала. Позицией 11 обозначен базовый вывод транзистора 6, поз. 12 - базовый вывод транзистора 10.Схема многостабильной ячейки памяти работает следующим образом (рассмотрение 15 проводится для случая трех стабильных состояний). Включение тетристора во второе состояние(основное открытое состояние) осуществляет ся подачей положительного сигнала на первыйуправляющий электрод. Дальнейшее увеличение тока 1 через открытый тетристор 1 не изменяет его состояния, пока величина 1 остается меньше значения тока переключения 1 р.25 Когда ток через открытый тетристор 1 достигает значения 1 п,р, происходит выключение туннельного диода 9 и переход тетристора 1 во второе открытое состояние (3-е стабильное состояние), которое отличается по напряже нию от предыдущего состояния на величину467405 Многостабильная ячейка памяти, содержащая тетристор, анод которого соединен с коллектором первого управляющего транзистора и с резистором цепи питания, а первый управляющий электрод тетристора базовой области и-типа соединен с резистором дополни.тельной цепи питания, о т л и ч а ю щ а я с я 10 тем, что, с целью стабилизации тока переключения ячейки, она содержит дополнительный управляющий транзистор и туннельный диод, анод которого соединен с эмиттером тетристора и коллектором дополнительного управляю щего транзистора, а катод туннельного диодаи эмиттеры управляющих транзисторов сое.динены с шиной нулевого потенциала,г Составитель Ю, Ушако дактор Б. Наикина Техред Т. Мироноваорректор Н. Ау Тираж 648комитета Совета Министров СССбретений и открытийРаушская наб., д. 4/5 Изд.1394сударственного по делам изо Москва, )Кказ 1665/4ЦНИИПИ дпи ипография, пр. Сапунов падения напряжения на выключенном туннельном диоде 9,Обратный переход из 3-го состояния во 2-е осуществляется путем подачи положительного сигнала на базу транзистора 10; при этом вследствие шунтирующего эффекта происходит включение туннельного диода 9 и соответственно переход тиристора во второе состояние (основное открытое ссстояние), Полное выключение тетристора, т, е, перевод его из 2-го состояния в 1-е состояние (закрытое состояние) осуществляется подачей положительного сигнала на базу транзистора 6, шунтирующего четырехвыводной тетристор 1.Выходная вольт-амперная трехстабильная характеристика предлагаемой многостабильной ячейки памяти изображена на фиг, 2 с обозначениями ветвей стабильных состояний. Предмет изобретения