Патенты с меткой «многостабильная»

Номер патента: 467405

Опубликовано: 15.04.1975

Автор: Багдасарьянц

МПК: G11C 11/34, G11C 11/39, G11C 19/34 ...

Метки: многостабильная, памяти, ячейка

...диода 9, шунтируя последний, а эмиттером - с шиной нулевого по тенциала. Позицией 11 обозначен базовый вывод транзистора 6, поз. 12 - базовый вывод транзистора 10.Схема многостабильной ячейки памяти работает следующим образом (рассмотрение 15 проводится для случая трех стабильных состояний). Включение тетристора во второе состояние(основное открытое состояние) осуществляет ся подачей положительного сигнала на первыйуправляющий электрод. Дальнейшее увеличение тока 1 через открытый тетристор 1 не изменяет его состояния, пока величина 1 остается меньше значения тока переключения 1 р.25 Когда ток через открытый тетристор 1 достигает значения 1 п,р, происходит выключение туннельного диода 9 и переход тетристора 1 во второе открытое...

Номер патента: 507945

Опубликовано: 25.03.1976

Авторы: Горячев, Мансуров

МПК: H03K 29/00

Метки: многостабильная, пересчетная, схема

...триггер 6 находится в первом состоянии - "00111", Приэтом на выходах элементов И-ИЛИ-Н 316 будут уровни "0", а на выходе элемента И-ИЛИ-НЕ 12 - уровень 1, В результате только вентиль управпения 1 подготовлен к включению, поскопько на одном иэ двух его входов присутствует логическая "1" с выхода элемента И-ИЛИ-НЕ 12.При поступлении входного сигнала на выходе вентиля управпония 1 формируется "О" и многостабипьный триггер 6 переходит в следуюшее состояние "10011". При этом состояния элементов И-ИЛИ-НЕ 12-16 не изменяются, так как уровень "0" с выхода р вентиля управления 1 удерживает в состоянии ф 1" элемент И-ИЛИ-НЕ 12, а связь с выхода элемента И ИЛИ-НЕ 12 на входы элементов И-ИЛИ-НЕ 13 и 14 обеспечивает сохранение уровня...

Номер патента: 635625

Опубликовано: 30.11.1978

Авторы: Горячев, Мансуров

МПК: H03K 29/00

Метки: многостабильная, пересчетная, схема

...- 4 - уровни логических 1, п схема находится в одном из четь 1 рех состояний 0111, 1011, 1101, 1110.5 Допустим, схема находится в состоянии0111. При этом на выходах элементов 5, 10, 11, 12, 13 дейспвуют уровни логического О, на выходах элементов 9, 14 - 1 б - уровни логической 1. В результате только управ- О ляющий элемент 1 подготовлен к включенню, посколыу на двух его входах прпсут ствует логическая 1.При поступлении входного импульса на выходе элемента 1 формирует я сигнал логического О, под действием которого па выходах элементов 5 в устанавливается код 1011, на выходах элементов 9 в 12 код 1100, а на выходах элементов 13 - 16 инверторов - код 0011. Г 1 ри этом формирование 1 на выход". элемента 10 не вызывает формирования О на...