Многофункциональное запоминающее устройство

(51) М Государственный комитет Совета Ииннстров СССР 53) УДК 628.327.66ча ше- ноется однои из ования разлиподсчета едисуммирования ния переполнедая система, в нтегрирования,мматоры, дирегистр подынтр суммы К и ающего устроиства формации позволяет рактеристики интегом количество переей системы сокраИзобретение относится к вычислительнотехнике.Системы переработки информации полуют все более широкое применение для рения информационно-логических задач во мгих областях науки и техники.Процесс интегрирования являэтих задач. В режиме интегрирчаются три операции: операцияничных приращений, операциядвух слов и операция определения интегратора, поэтому кажкоторой выполняется процесс идолжна содержать счетчик, сускриминатор и три регистра -тегральной переменной 1", регисрегистр переполнения ЛХ.Использование запомин(ЗУ) для переработки инзначительно улучшить харирующих систем, При этдач внутри интегрирующщается. Известны вычислительные машины, в которых операции суммирования двух слов выполняются в ЗУ. Однако им свойственна сложность накопителя и зависимость времени выполнения операций от значений разрядов суммируемых кодов,Известны схемы для реализации сложныхлогических функций с числами, хранящимися на магнитных сердечниках. Для выполнения сложных логических функций, например, опе 5 рации суммирования или вычитания двухслов, на основе элементарных логических операций ИЛИ и ШТРИХ ШЕФФЕРА информация предварительно считывается из ячейки ЗУ в промежуточный накопитель и пе резаписывается в ту же ячейку. При этом используются возникающие при записи на выходе запоминающей ячейки сигналы.Таким образом, логические операции выполняются фактически вне ЗУ на специаль ных схемах.Известно логическое запоминающее устройство, содержащее накопитель на числовых линейках с адресными и разрядными шинами, подключенными через адресные и разрядные 20 вентили к соответствующим входам адресныхи разрядных формирователей, шину считывания, подключенную к входу усилителя считывания, выход которого соединен с входом входного триггера и блок управления.25 Цель изобретения - расширение логическихвозможностей запоминающего устройства.В предлагаемом многофункциональном запоминающем устройстве (МФЗУ) можно реализовать процесс интегрирования, т. е, мож но реализовать операцию суммирования еди.ничных приращений, операцию суммирования или вычитания двух слов, в зависимости от знака и абсолютной величины приращения независимой переменной, и операцию определения переполнения.Поставленная цель достигается путем введения в ЗУ управляющих вентилей, одпи из входов которых подключены к соответствующему выходу блока управления, вторые через разрядные вентили к соответствующим входам разрядных формирователей и схемы фиксации приращений, вход которой соединен с выходом усилителя считывания, выходы схемы фиксации приращений соединены соответственно с входами входного триггера и блока управления, и выполнением числовых линеек в виде двух счетчиков Т-счетчика и К-счетчика.На чертеже приведена функциональная схема предлагаемого МФЗУ.МФЗУ содержит накопитель 1 с числовыми линейками 2, каждая из которых является интегратором, включающим счетчик 3, элементы 4 памяти, хранящие значение переменной Т, элемент 5 памяти для хранения знака переменной Т, элемент 6 памяти для хранения знака программы и К-счетчик 7, элементы 8 памяти, хранящие значение К, элемент 9 памяти для хранения значения переполнения, элемент 10 памяти для хранения знака переполнения. Кроме того, схема ЗУ содержит адресные шины 11, разрядные шины 12, шину 13 считывания, усилитель 14 считывания, выход 15 которого подключен на нулевой вход входного триггера 16 через общий вход 17 МФЗУ, управляющие вентили 18, схему НЕ 19, блок управления 20, который обеспечивает последовательное срабатывание разрядных ключей 21 и вырабатывает управляющие сигналы, поступающие на другие блоки устройства, разрядные вентили 22, разрядные формирователи 23, управляющие вентили 21 1- счетчика, управляющие вентили 25 К-счетчика, схему фиксации приращения 26, в состав которой входят триггер 27 фиксацпи знака приращения, промежуточный триггер 28, триггер 29 фиксации начального импульса, вентили 30 - 32, схема НЕ 33, линия задержки 34, шина 35 сброса, шины 36 номера интеграторов, шины ЗУ набора адресов 37, управляюгцие вентили 38, адресные схемы 39 ИЛИ, адресные вентили 40, адресные формирователи 41, шину 42 выборки Т-счетчика, шину 43 выборки К-счетчика, шины 44 - 49 управления, Блок управления 20 состоит из задающего генератора и разрядного распределителя.Схема МФЗУ работает следующим образом. При подаче на шины 36 сигнала выборки соответствующий интегратор 2 начинает работать в режиме интегрирования. В режиме интегрирования различаются две стадии.В первой стадии ЗУ работает как Т-счетчик для расчета величины текущего значения1 ф 1 ф = Т+; Л Тв соответствии с принципами подсчета единичных приращений. Вместо определения значенияЛотдельным счетчиком и последующего суммирования результатов с содержимым Т-регистра, в предлагаемом устройстге используется Т-счетчик 3, на общий вход 17 МФЗУ ЛТ, импульсы подаются непосредственно, и содержимое которого хра нится на элементах памяти 4 представляетзначение Т. Для этого в каждом цикле на тактах о исигнал на управляющей шине 43 равен 1 и сигнал на шипе 42 равен О, а начиная с такта 1 з до конца цикла, сигнал 15 на шине 43 равен О и сигнал на шине 42равен 1. В -ом цикле и на такте 1 о система с помощью управляющих сигналов на шинах 48 - 49 и сигналов на шинах 37 выбора адресов читает значение приращения ЛТкото рое подается на хранение на входной триггер16 с помощью сигнала на шине 44, На такте 1 система считает знак приращения ЛТкоторый подается для запоминания на промежуточный триггер 28. Начало процесса суммпро вания значений прирагцений определяется положением начального импульса в Т-счетчике.До прихода начального импульса на нулевых выходах триггера 29 фиксации начального импульса и триггера 27 фиксации знака прира щения появляется 1, вследствие чего система работает только в режиме считывания и в режиме записи, Когда начальный импульс подается на единичный вход триггера 29 фиксации начального импульса, на единичном вы ходе этого триггера появляется 1, открываяуправляющие вентили 18 и 3;:.Процесс суммирования приращения ЛТ;должен начинаться после окончания действия начального импульса, Для этого в цепь вен тильной схемы 31 включена линия задержки34. В результате этого знак приращения ЛТ; подается для запоминания па трикстер 27 фиксации знака приращения, и система начинает работат как Т-счетчик, суммируя (вычитая) 45 значения приращения ЛТ; г содержимым Тсчетчика, Если знак приращения ЛТ, равен 1, т. е. положителен, то на единичном выходе триггера 27 фиксации знака приращения появляется 1 и счетчик работает в режиме 50 суммирования, а если знак приращения ЛТ,равен О, то на нулевом выходе триггера 27 фиксации знака приращения появляется 1 и счетчик работает в режиме вычитания. В момент окончания суммирования илп вычитания 55 приращения ЛТтриггер 27 фиксации знакаприращения, промежуточный триггер 28 и триггер 29 фиксации начального импульса переходят в нулевое состояние с помощью сигнала сброса на шине 35 и сигнала на шипе 60 46, чем осуществляется подготовка к началуследующего цикла.В последнем цикле этой стадии работыМФЗУ на тактах 1 О и 1 считываются значение и знак Лх, которые сохраняются в схеме 65 26 фиксации приращения на время второй стадии работы ЗУ, в том же цикле знак Лх записывается в последнем разряде элемента памяти 10 К-счетчика интегратора.Таким образом, схема 26 фиксации приращения в этой стадии выполняет функцию ЬХ- умножителя, так на единичном выходе триггера 27 фиксации знака приращения появляется 1, в результате чего система работает в режиме суммирования на все время второй стадии при ЛХ= + 1, на нулевом выходе триггера 27 фиксации знака приращения появляется 1, в результате чего система работает в режиме вычитания на все время второй стадии, при ЛХ= - 1, а при ЛХ=О цикл интегрирования заканчивается,Во второй стадии ЗУ работает как Е-счетчик для суммирования содержимого Т-счетчика к содержимому К-счетчика для получения величиныЛф=я+ЫХ,Процесс суммирования двух слов, содержащихся в Х- и К-счетчиках 4 и 8, происходит непосредственно в й-счетчике без перевода разрядов К-слова в соответствующее число импульсов. Это осуществляется при помощи блока управления 20 и управляющих сигналов на шинах 41 - 44.В 1-ом цикле с момента Ьо до ,сигналы на шинах 43 - 44 равны О, т. е. система заблокирована. На такте 1, и при поступлении сигнала на шину 42 и управляющих сигналов на вентили 25 К-счетчика на входном триггере 16 появляется значение 1-го разряда Ъ"- счетчика %, В интервале 1,+ и до конца цикла сигнал на шине 43 равен 1 и сигнал на шине 42 равен О. Система при этом работает как К-счетчик, суммируя (вычитая) значенияТ; с сОдержимым К-счетчика,Значение ЛЛ определяется переполнениемпоследнего разряда К-счетчика. Определяет 5 ся знак ЬЛ в последних двух циклах, когдасуммируются знак Т, хранящийся на элементе памяти 5 и знак программы со знаком ЬХ,хранящимся на элементе памяти 10, которыйбыл записан в этом разряде в коппс первой10 стадии работы ЗУ. Предмет изобретения1. Многофункциональное запоминающее уст 15 ройство, содержащее накопитель на числовыхлинейках с адресными и разрядными шипамп,подключенными через адресные и разрядныевентили к соответствующим входам адресныхи разрядных формирователей, шину считыва 20 ния, подключенную ко входу усилителя считывания, выход которого соединен со входомвходного триггера и блок управления, о т л ич а ю щ е е с я тем, что, с целью расширениялогических возможностей устройства, в него25 введены управляющие вентили, одни из входов которых подключены к соответствующемувыходу блока управления, вторые - черезразрядные вентили к соответствующим входам разрядных формирователей, и схема фик 30 сации приращений, вход которой соединен свыходом усилителя считывания, выходы схемы фиксации приращений соединены соответственно с входами входного триггера и блокауправления.35 2. Устройство по п. 1, отличающеесятем, что числовые линейки выполнены в видедвух счетчиков,