Устройство для параллельного счета количества единиц(нулей) в двоичном числе

(11) 4 Союз Советских Социалистических Республик. Г. Быков 1) Заявитель 4) УСТРОЙСТВО ДЛИЧЕСТВА ЕДИНИЦ ПАРАЛЛЕЛЬНОГО СЧЕТАУЛЕЙ) В ДВОИЧНОМ ЧИСЛ Изобретение относится к области вычислительной техники и предназначено для подсчета одноименных цифр в двоичных кодах.Известно устройство для параллельного счета количества единиц (нулей), содержащее 5 входной и выходной регистры и логическую схему, выполненную на комбинационных сумматорах.Недостатками такого устройства, обусловленными низкой степенью регулярности свя зей, являются:- большое количество пересечений связей между собой;- большая длина линий связи между сумматорами логической схемы;15- необходимость применения конструктивно относительно сложных ячеек сумматоров.Вследствие этого устройство в целом усложняется; кроме того, при реализации устройства методами микроэлектроники уменьшается 20 технологичность его изготовления.Целью изобретения является упрощение устройства.Указанная цель достигается созданием регулярной структуры связей между сумматора ми логической схемы, для чего входы каждогоо сумматора Й-й группы соединены с выхоЙ переноса 2 ко и (2 т - 1)-го сумматоровсумм й группы и с выходом суммы (т - 1)-гоч Й-й группы; выходы 2 т-го и (2 т - 1) - 30 же. ной 3, 1 од, и. егист- емени ки очеред орое вре го кода, равное Государственный комитет (32) ПриоритСовета Министров СССР го разрядов входного регистра соединены совходами т-го сумматора первой группы.Схема устройства изображена на чертеУстройство содержит и-разрядный входрегистр 1, выходной регистр 2, сумматорьобъединенные в группы 4 - 7.Число групп равно 1 од,и, число сумматоровв каждой группе равнои/2 й, где /с=1, 2,Устройство имеет следующую структуру связей,Выходы 2 ко и (2 т - 1)-го разрядов входного регистра соединены со входами 1-го сумматора первой группы. В последующих группах входы каждого т-го сумматора /а-й группы соединены с выходами переноса 2 т-го и (2 т - 1)-го сумматоров (/а - 1)-й группы и с выходом суммы (т - 1)-го сумматора lг-й группы. Выход суммы последнего сумматора каждой группы и выход переноса сумматора последней группы соединены со входами соответствующих разрядов (/а+1) -разрядного выходного регистра. Третий вход первого сумматора каждой группы свободен от связи, Он будет задействован в том случае, если число выходов переноса с сумматоров предыдущей группы является нечетным.После установ но в р ре 1 через некот мя врдактор Б орректоры; В. Петроваи О. Данишева ина Изд.1120 Государственного ко по делам изобре Москва, Ж, Ра 1аказ 104 Тираж 624митета Совета Минпстроений и открытийшская наб., д. 4/5 ПодписССР ИИП ипография, пр. Сапунова распространения сигнала через сумматоры 3, на выходном регистре 2 образуется двоичный код, который является результатом подсчета количества единиц (нулей) входного кода.Оценим быстродействие устройства: опредеделим максимальное время задержки Ттак при отработке сигналов сумматорами 3. Это время складывается из времени пробега (слева - направо) сигнала суммы вдоль сумматоров первой группы и времени пробега (снизу - вверх) сигнала переноса вдоль последних сумматоров групп 4 - 7 и равноТмакс: тсм (и/2 - 1) + см 1 Од и с . игде тсм и тем - задержки сигналов суммы и переноса в одном сумматоре.Сумматоры 3 могут быть выполнены на основе полусумматоров, что позволяет уменьшить Тгиак до Величины Т .с = ти (и/2 - 1) + 2 ис 1 Од,и,4с пгде тисеис задержки сигналов суммы и переноса в одном полусумматоре. Предмет изобретения 5 Устройство для параллельного счета количества единиц (нулей) в двоичном числе, содержащее и-разрядный входной регистр, 1 одп групп сумматоров по п(гк сумматоров в каждой группе 1(Й(1 од,п, выход суммы 10 последнего сумматора каждой группы и выход переноса сумматора последней Й-й группы соединены со входами соответствующих разрядов выходного регистра, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, вхо ды каждого -го сумматора Й-й группы соединены с выходами переноса 2 ко и (2 - 1)-го сумматоров (Й - 1) -й группы и с выходом суммы ( - 1)-го сумматора Й-й группы, выходы 2-го и (2 - 1)-го разрядов входного реги стра соединены со входами -го сумматорапервой группы.