Библиотщ

365708 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт, свидетельстваЗаявлено 23.11.1970 ( 1416622/18-24) Кл. б 06 11/02 явкис присоединением ПриоритетОпубликовано 08.1.1973, БюллетеньДата опубликования описания 26.Ш,197 ткитет по дела изобретений и открытий при Совете Министров СССР,-С т а У% т- ЦСДИОУСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБО КОМБИНАЦИОННОМ СУММАТОРЕ ие ей зволяет избающий преобраз ель, схему нера яд сумматора и от известных разователь под м каждого раз ова- вно- схетем, клю- ряда В, С. Толстяков, Д, О. Як Б. И. Филим Ленинградский ордена Л имени В, ИПредлагаемое изобретение относится к области автоматики и вычислительной техники и может быть использовано для создания комбинационных сумматоров с эффективным контролем правильности работы.В настоящее время для построения устройства обнаружения ошибок в сумматорах используется метод цифрового контроля. Этот метод основан на использовании известного соотношения между числом единиц в двоичных кодах слагаемых, суммы и переноса.Для реализации этого метода требуется подсчет числа единиц и сравнение соответствующих сумм по некоторому модулю, зависящему от кратности обнаруживаемых ошибок. Нетрудно видеть, что при этом самокорректирующиеся ошибки типа стирание - запись останутся необнаруженными. Кроме того, с помощью такого метода не представляется возможным указать неисправный разряд сумматора. Предлагаемое устройств виться от этих недостатковОно содержит декодиру тель, эмиттерный повторит значности на каждый разр му ИЛИ и отличается что декодирующий преоб чен ко входам и выхода комбинационного сумматора, выходной сигнал декодирующего преобразователя, проходя через эмиттерный повторитель, поступает на один из входов схемы неравнозначности, на 5 второй вход которой подается опорное напряжение, а выход схемы неравнозначности через схему ИЛИ подключен к шине сигнала ошибки.Принципиальная схема предлагаемого уст ройства состоит из стандартных элементов,поэтому на чертеже приведена его функциональная схема, где обозначены:1 - разряд комбинационного сумматора;2 - декодирующий преобразователь; 8 - 15 эмиттерный повторитель; 4 - схема неравнозначности; 5 - схема ИЛИ. В предлагаемом устройстве обнаружен ошибок осуществляется на основе следующ закономерности; арифметическая сумма, составленная из трех инверсных входных сигналов, выходного сигнала и сигнала переноса в следующий разряд, взятых с соответствующими весами, должна быть величиной постоянной, причем инверсные входы и выходы суммы необходимо взять с единичным весом, а выход переноса - с удвоенным весом. Описанное соотношение выполняется только при правильной работе, что позволяет эффективно контролировать работу сумматора.365708 15 Предмет изобретения оставитель В. Иванееехред Л. Грачева Редактор Б. Нанкина Т Корректоры: И. Божко и С. СатагуловаИзд.1104 Тираж 647 Подписноепо делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5 аказ 608/9НИИПИ Коми фия, пр, Сапунова,Ти В качестве контролируемого сумматора взят обычный комбинационный сумматор на потенциальных элементах.Декодирующий преобразователь ДП 2 в целях максимального упрощения реализован в виде цифрового потенциометра, представляющего собой набор весовых проводимостей У Назначение ДП состоит в получении напряжения, соответствующего взвешенной сумме, составленной из входных и выходных сигналов разряда сумматора, а именно:2) где уо - единичная проводимость; х; е (0,1) -входные сигналы; 56 (0,1) - выходной сигнал суммы; Ре(0,1) - сигнал переноса в следующий разряд; ЕУ, - величина напряжения,соответствующая сигналу 1.Выход, декодирующего преобразователяподключен к эмиттерному повторителю 3,позволяющему повысить быстродействие схе, мы контроля.Схема неравнозначности 4 дает возмож ность,получить сигнал ошибки на выходе независимо от знака рассогласования сигналовна входе. Как следует из выражения (":) величина опорного напряжения должна быть равона С/,и= - ,2Сигналы ошибки со схем контроля каждогоразряда подаются на схему ИЛИ 5, собирающую сигналы ошибки со всех разрядов сумматора,Устройство работает следующим образом.При возникновении ошибки в сумматоре пе 5 рестает выполняться равенство Упп=У, исигнал ошибки через соответствующую схемунеравнозначности и схему ИЛИ подается навыход,При отсутствии необходимости локализо 10 вать ошибку с точностью до разряда однимдекодирующим преобразователем можно охватить два разряда, при этом все соотношения сохраняются, а избыточность снижается. Устройство для обнаружения ошибок в комбинационном сумматоре, содержащее декоди рующий преобразователь, эмиттерный повторитель, схему неравнозначности и схему ИЛИ, отличаюш,ееся тем, что, с целью повышения эффективности контроля, инверсные входы и выход суммы комбинационного сум матора подключены ко входам с единичнымвесом декодирующего преобразователя, а выход переноса сумматора подключен ко входу с удвоенным весом декодирующего преобразователя, выход которого через эмиттерный 30 повторитель подключен к первому входу схемы неравнозначности, второй вход которой подключен к источнику опорного напряжения, а выход схемы неравнозначности через схему ИЛИ подключен к выходной шине ошибки.