Одноразрядный cy. iumatop

Сп ИКАНИЕИЗСБРЕТЕЙ ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Сопиалистическик РесптбликЧ Кч С 061 7/50 Зависимое от авт. свидетельства Лов Заявлено 29.1 Ч.1970 ( 1437652/18-24)с пр 1 сос,1 ццсцем з 1151 вки .ЙПриоритет -Опубликовано 21 111.1972. Бюллетень Ле 11Дата опубликованця описания 7 Х 1,1972 Комитет по делам изобретений и открытий при Совете Министров СССРУДК 681.325.538(088,8) Вс"-С 1 ОЮЗ 1,с,тЧ Авторыизобретения Б. М. Мансуроь, Я. Д, Мартыненко, Р, Г. Талиооа и В, И, Горячев Заявитель ОДНОРАЗРЯДНЫЙ СУММАТОР 1Изобретение относится к области вычисли. тельнои техники.Известны одпоразрядные сумматоры, содержащие два полусумматора ца включенных по двухъярусной схеме транзисторах с дополняощей симметрией.Предложенный сумматор, отличается тем, что в нем управляющие входы пар транзисторов п-типа первого яруса объединены в обоих полусумматорах с управляющими входами пар транзисторов р-типа второго яруса; управляющие входы пары транзисторов гг-типа второго яруса первого полусумматора соединены соответственно с одним из его выходов и с одним цз управляющих входов второго полусумматора, а также с выходом источника инверсного сигнала одного цз слагаемых; об.ьедицецные управляющие входы первого полусумматора подключены к выходам источников инверсных сигналов второго и третьего слагаемых; свооодцый управляющий вход второго по,тусумматора соединен с выходом источника прямого сигнала одного из слагаемых, а его выход подключен к выходному зажиму сигнала суммы; второй выход первого полусумматора соединен с выходным зажимом сигнала переноса.Это позволило снизпить потребляемую мощность и уменьшить число информационных входов. На чеРтеже пРсдставлеца пРцц 1 сцпцаль:аисхема устройства,Сумматор состоит гз двух полусуммагорос двухъярусным включением пар трацзисторо 1, ооъединенных по стокам ц 5 стоках. Впервом ярусе первого полусумматора включена пара транзисторов и-типа 1 и 2, в левойполовине второго яруса первого полусумматора включена пара транзисторов р-типа т и 4,1 О а в правой половине второго яруса первогополусумматора включена пара транзисторовгг-типа 5 и б, В первом ярусе второго полусумматора включена пара транзисторов тг-типа 7и 8, а во втором ярусе второго полусумматора5 включена пара транзисторов р-типа 9 и 10.Два входа левой половины полусумматораслужат входами инверсных засги 1 двухслагаемых (а и в), а выход левой половицполусумматора связан с одним цз входов па 2 П ры транзисторов гг-типа б и 6 второго ярусаправой половины полусумматора ц с одц м цзвходов второго полусумматора. Второй входпары транзисторов гг-типа 5 и 6 второго яруса правой половины полусумматора служит25 входом, инверсного значения третьего слагаемого с, а второй вход второго полусумматораслужит входом прямого значения третьегослагаемого с. Выход правой половины полусумматора является выходом переноса сумаО матора Р, а выход второго полусумматора -) с Составитель А. МасловТекред 3, Тараненко Корректор Т, Бабакина Н да Подписное Министров СССРИзд,440 Тираж 448огиитета по делам изобретений н открытий прн Сове Москва, Ж.35, Раунская наб., д. 4/5 аказ 19ЦНИИП Загорская типография 3выходом суммы сумматора 5, Транзисторы 11, 12 и 13 схемы являются нагрузочными, вместо них могут быть включены резисторы,Работа схемы должна соответствовать таблице истинности сумматора,Рассмотрим пример, когда схема работает в соответствии со строкой 6 таблицы, В этом случае на вход инверсного значения слагаемого а будет подан низкий уровень, соответствующий нулю, а на вход инверсного значения слагаемого в - высокий уровень, соответствующий единице, Транзисторы 2 и, окажутся открытыми на выходе М будет низкий уровень, который закроет транзистор 5. Так как и на вход инверсного значения слагаемого с также подается низкий уровень, на выходе переноса образуется высокий уровень, соответствующий единице,Низкий уровень на выходе М вызовет отпирание транзистора 9, а высокий уровень, подаваемый на вход прямого значения слагаемого с - отпирание транзистора 8. Откроется путь току через транзисторы 9 и 8, и на выходе суммы образуется низкий уровень, соответствующин нулю. 4Рассмотрим другой пример, соответствующий,строке 8 таблицы. На входах схемы - слагаемые а = 1, в = 1, с = 1, необходимо получить 5 = - 1, Р =- 1, Так как 5 транзисторы 1 и 2 будут закрыты, образуютсявысокие уровни ыа выходе переноса Р н на выходе М, т. е, Р = 1. Высокие уровни на выходе М и на входе прямого значения слагаемого с вызовут запирание транзисторов 9 10 и 10, и на выходе суммы 5 образуется высокий уровень, т. е. 5 = 1. Предмет изобретения 5 Одноразрядный сумматор, содержащийдва полусумматора на включенных по двухьярусной схеме транзисторах с дополняющей симметрией, отличающийся тем, что, с целью снижения потребляемой мощности и уменьше ния числа информационных входов, в нем управляющие входы пар транзисторов п-типа первого яруса объединены в обоих полусумматорах с управляющими входами пар транзисторов р-типа второго яруса; управляющие 25 входы пары транзисторов )г-типа второго яруса первого полусумматора соединены соответственно с одним,из его выходов и с одним из управляющих входов второго полусумматора, а также с выходом источника инверсного снг нала одного из слагаемых; объединенные управляющие входы первого полусумматора подключены к выходам источников инверсных сигналов второго и третьего слагаемых; свободный управляющий вход второго полусум матора,соединен с выходом источника прямого сигнала одного из слагаемых, а его выход подключен к выходному зажиму сигнала суммы; второй выход первого полусумматора соединен с выходным зажимом сипнала переноса.40