317062

ОПИСАНИЕ ИЗОБРЕТЕНИЯОМ Э 7062 Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства Заявлено 26.Х 1.1969 ( 1382954 18-24) 1 7,присо нием заявкириоритет Комитет па делам изооретеиий и открыти при Совете Мииистрое СССРОпубликовано 07,Х,1971. Бюллетень30Дата опубликования описания 22.Х 1,1971 УДК 681.325.5(088 11В. П. Гаврюшеико и А. Г. Кухарчук Ыститут кибернетики АН Украинской ССР Авторы зобретен аявитель Изобретение относится к области вычислительной техники.Известен сумматор, содержащий в каждом разряде триггер суммируемой цифры, триггер поразрядной суммы, триггер суммы, инвертор переносов,и схемы И - ИЛИ.В предлагаемом сумматоре, с целью сокращения оборудования, входы схемы И - ИЛИ триггера суммы т-го разряда соединены с выходами триггера поразрядной суммы 1-го разряда, с выходами триггера суммируемой цифры (1 - 1) -го разряда, с выходами триггера суммы (т - 1) -го разряда.1-1 а чертеже дана схема двух разрядов сумматора.В каждом т-вт разряде она состоит из триггера суммы 1 для приема суммируемой цифры Ь; и запоминания суммы стриггера поразрядной суммы 2 для запоминания поразрядной суммы А, триггера суммируемой цифры 3 для запоминания суммируемои цифры а;, схемы 11 - ИЛИ 4 для управления триггером суммы 1, схемы И - И 1 И 6 для управления триггером поразрядной суммы 2, схемы И - ИЛИ 6 для управления триггером суммируемой цифры 3, входных цепей 7,8 для подачи суммируемых цифр ат и Ь выходов 9, 10 триггера 1 - выходов суммы в т-м разряде; выходов 11, 12 григгера 2 - выходов поразрядной суммы в т-м разряде; цепей управления 13 - 20. При этом 13 - сигнал возбуждения схемы И - ИЛИ 4 при суммировании, 14 - сигнал возбуждения схемы И - ИЛ 11 4 прп записи суммируехтой цифры на 5 трипер суммы 1; 16 - сигнал управления обратной связью на нулевом плече триггера суммы 1; 16 - сигнал управления обратной связью на единичном плече триггера суммы 1;17 - сигнал возбуждения схемы И - ИЛИ 5 10 при поразрядном сложении; И - сигналуправления обратной связью на нулевом плече триггера поразрядной суммы 2; 19 - сигнал возбуждения схемы И - ИЛИ 6 при записи суммируемой цифры на триггер суммируемой 15 цифры 3 и 20 - сигнал управления обратнойсвязью на нулевом плече триггера суммируемой цифры 3.Работа сумматора описывается уравнениемс,=фй тс таей тат т)/Цт 1 т тст т/й та т)Сумматор работает следующим образом,Слагаемое а прпндмается на триггеры 3 сум.мируемой цифры и хранится на этих триггерах до запоминания с на триггерах суммы 1, 25 т, е. весь цикл суммирования. Слагаемое Ь является предыдущей суммой или принимается на триггеры суммы 1 и хранится на них до запоминания поразрядной суммы Й на триггерах 2 поразрядной суммы. Во время приема 30 чисел а и Ь на схемы И - ИЛИ б,и 4 подаВ, долгушевУскова Сставстол ТсхрсдРе;(,1(тор Е, Гончар ррсктор Н, С. Шевчеи Заказ 3100/3 11 зл. Ха 1307 Тирак 4 731111111 ПИ к(осптстсс по догам ссзоорстссспи и огс(.встс(11 при СоветеМосква, )1 с,-35, Рвуисксп иао, д. 4,5 Попснесоипистров ССС Тсгос ра(риск пр Ссс сова,т ется питание по цепям управления 9 и 74, а обратные связи на ну.чевых плечах трнггс- РСВ о СУ/ММНРУЕ/МОй ЦИФРЫ Н тРЦГГЕРОВ СУМ- мывыключаются снгналы 2./ и о отсутствуют). После приема чисел для образования поразрядной суммы (Г;=асб,/а;6, н запомннання ее на трнггерах 2 поразряднот сухмы на схемы И - ИЛИ о подастся пита.шс (по цепи 7), а обратсые связи ня нулевых плечах триггеров поразрядной суммы 2 выключаютС 5 1 сцгнал 78 отсутствует). После запоминания поразрядцой суммы на триггерах 2 поразрядной суммы производится запись 1 ня все трнггсры сухмывыключением обратных связей на еднннчных плечах /сцгнял 76 отсутствует). Г 1 ослс этого все готово для обрсзоссяя суммы С 11 залоя н н 2 ц ц 5 е е н я т р и г г с р я х с у.1 м ь 7, н я с х с м ы И - ИЛИ 4, подключенные выхо,сямн к еднннчным входам триггеров сухмы 7, подастся питание по цспн 73, а обратные связн ня нулевых плечах триггеров суммывыключаются 1 снгнал 75 отсутствует).В каждом раз 1 зядс в цепн расгсострсцен 151 суммы стоит двя нцвсртора. Зя время нс,;олее 2 пт после на 1 яля с.51 хсцрованц 51 на Трцггерах суммывсегда имеем правнльнос значение суммы двух чисел. Для переключецня трцтсерОВ сШтацце На СХЕМЫ И - ИЛИ ПОдастся одновременно с выклсоченнем соответст ссусонснх обратных связей триггеров.Для надеакцого зяпомнна шя ипформаццнна трнггсрах сна(11;Я вклсо(1210 тся Обратныс СВЯЗИ, а;1 ОтОМ Уже ВЬ(КЛЮЧаЕтСЯ ПИтаН:К схем 11 - 1.".,11 И. Причем время выключецця 10 обратных связсц триггеров должно быть цсменее 2 т Прслмст изобретения(.уммс 1 тор, содсракяцнй в ка:кдом разрядеСР:ГГСР Сс ММ:(РМЕМОй Ц:.СфРЫ, ТРИГГЕР ЦОРаЗ.рядной суммы, триггер суммы со схемамн 11- -11 Л 11 с 2 входах Ятнх трцпсров, отличаю ссиьс тем, (то, с целью сокращения оборудовассня входы схемы 11 - ИЛИ триггера сумзс:1 (-го разряда сосдннецы с выходамн триггера поразрядной суммы с-го разряда, с выходами трнггсра суммцруемой цсфры 1 - 1)-го 25 разр 5 да, с выходамн триггера поразряднойс 1 мтсы 1 - -1)о разряда н с выходамн тр.сггера сум м ы с- 1) -го раз ряда.