Устройство для измерения корреляционных функций случайных процессов

Номер патента: 943741

Опубликовано: 15.07.1982

Авторы: Кузнецов, Черненко

МПК: G06F 17/17

Метки: прогнозирования, случайных, функций

...процесса,т.в. после набора статистики заданного объема. Измерение, поступившее43741 6 5 9в устройство .после заполнения блока2, записывается в соответствующуюячейку блока 3. После этого анализатор-предсказатель производит анализ реализаций случайного процесса,записанных в блоке 2, определениенаиболее вероятной прогнозной дис-.кретной Функции этого процесса и записывает ее в блок 3, который представляет соой двумерную матрицу,Из блока 3 информация выводится нарегулируоцие органы или индикацию.Блок анализа 6 (фиг. 4) состоитиз элемента И 13, элемента задержки14, двоичного счетчика 15, дешифратора 16, блока регистров 17, блокаэлементов ИЛИ 18, комбинационногосумматора 19, блока элементов И 20и регистра 21.Работает блок 6 следующим...

Номер патента: 203321

Опубликовано: 01.01.1967

Авторы: Гуревич, Русинов, Смол

МПК: H03M 7/04

Метки: двоично-десятичном, интегрирования, коде, функций, циклическом

...2), если число в предыдущей декаде четное, и нечетная (5=1), если число в предыдущей декаде нечетное (перед самым старшим разрядом всегда подразумевается нуль - число четное). Логическая схема определения четности 15 производит суммирование по модулю числа единиц в коде каждого разряда интегрируемой функции схемами 1 б, выполняющими функцию несоответствия.Входы двух схем несоответствия 1 б, и 16 подсоединены к выходам ячеек регистра 1 попарно, а их выходы - ко входам схемы несоответствия 1 б;. Для введения поправки на четность содержимого предыдущей декады введена дополнительная схема несоответствия 5 10 15 20 25 ЗО 35 40 45 50 55 60 17, один вход .которой соединен с выходом схемы 1 б а второй - с выходом ячейки несоответствия 17...

Номер патента: 987812

Опубликовано: 07.01.1983

Авторы: Антонов, Гальпер

МПК: H03K 13/24

Метки: время-импульсных, дешифратор, кодов

...ячейки запоминающегоустройства 3 ( вторые входы элементовИ б-(б-и) и 4-1:(4-п), т,е, меняется адрес на адресном входе запоминающего устройства,В течение времени существованиякаждого адреса на запоминающем устройстве 3 приходят последовательнодва импульса; импульс считывания навход считывания ( на элемент И 4-1(4-п), затем импульс записи на входзаписи запоминающего устройства 3( на элемент И 6-1-(б-п),В случае, если на входе устройства имеется импульс, то он попадаетна информационный вход запоминающего устройства 3 и далее на входэлементов И б-(б-и) и, совпадаяс импульсом записи, через элементИ 6-1-6-и зафиксируется триггером9-1-(9-п), Если импульс на входеотсутствует, то с помощью элемента НЕ 1 О-(1 О-и) и триггер 9- 1-(9-и) будет...

Номер патента: 662932

Опубликовано: 15.05.1979

Авторы: Соляниченко, Стахов

МПК: H03M 13/23

Метки: двоичный, код, р-кода, фибоначчи

...входными дляпоследующих коммутаторов группы разрядов.1 Д сНеобходимо отметить, что коммутаторы группы младших разрядов могут,в зависимости от длины преобразуемого р-кода Фибоначчи, содержать илиискомое число элементов И,и элементИЛИ, или только один элемент ИЛИформула изобретения Преобразователь р-кода Фибоначчив двоичный код, содержащий и-разрядный регистр, распределитель импульсов двоичный сумматор, причем входи-разрядного регистра является вхо-.дом преобразователя, выход двоичногосумматора является выходом преобразователя, о т л и ч а ю щ и й с ятем, что, с цеЛью повышения быстродействия, преобразователь содержит 35 .коммутаторов группы разрядов, при,чем первый информационный выходкаждого коммутатора группы разрядовсоединен с...

Номер патента: 1550579

Опубликовано: 15.03.1990

Автор: Ермолин

МПК: G11C 7/00, G11C 8/12

Метки: выборки, дешифраторах, токов, трансформаторных, формирования

...изобретения является уменьшение потребляемой мощности де шифратора и увеличение быстродействия способа. Для этого прикладывают импульсы напряжений по входнь".-. обмоткам всех трянсформаторов 9 кроме выбранного, и в этот момент уменьша ют индуктивность выбранного трансформатора путем шунтирования одной из его обмоток. 1 ил. ТрансФОрматорный дешийратор 9предназначенный для реализации способ , содержит трансоорьаторы 11-1 д 9 каждьм из которых имеет входну 0 обмотку 2-29 между концами которойвключен ключ 3 Зд 9 и выходную обмотку 4-4 п 9 один конец которой подключен к шйне 5, я другои через резистор б-б- к шине 7.Трянссюрматорный дешфратор работяат следующим образом,Прикладывают импульсы напряжения к входным обмоТкам 29 2,-2 в и зЯьппяют...