195215

Номер патента: 1377038

Опубликовано: 28.02.1988

Авторы: Кореневский, Плотников

МПК: A61B 5/16

Метки: автоматизированной, оперативной, оценки, памяти, состояния

...паузы второй генератор 3 меток по своей второй шине (сигнал БУГ)готовит блок 6 управления к новому такту,а сигналом тирад по первому выходу зажигает цифру-инструкцию на цифровом табло 13. Код цифры-инструкции поступает нацифровое табло 13 через вторую схему ИЛИ12 из первого блока 10 памяти. Адрес циф 137703818 импульсов счета, который открывает вторую схему И 19, разрешая прохожде ние тактовых импульсов, кодирующих время латентного периода, от первого генератораметок времени в специализированный вычислитель 20. Реакция испытуемого заключается в нажатии на пульте 16 испытуемого кнопокДа или Нет, что приводит к появлению импульса соответственно на первомили втором выходах указанного пульта. Получив сигнал по своему четвертому или пятому...

Номер патента: 346803

Опубликовано: 01.01.1972

Автор: Климов

МПК: H03K 23/80

Метки: диодах, кольцевой, счетчик, транзисторах, туннельных

...они не оказывают влияния 30 на состояние схемы - ни один тугнельныи диод не переключается.Подача положительного импульса на вход 8 приводит к переключению туннельного диода первого каскада в состояние высокого напряжения, транзисторы 3 и 4 открываются. Это приводит к подключению туннельного диода через р - гг - р переход коллектор-эмнттер транзистора 3 к источнику напряжения, в результате происходит сааОолокировка каскада с туннельным диодом.Поскольку туп цельный диод оказывается подключенным к источнику напряжения (через транзистор 4), прекрацение действия импульса на входе 8 не приводит к переключению туннельного диода в состояние низкого напряжения, Он остается в состоянии В (фиг. 2).Транзистор 4 остается в открытом состоянии и,...

Номер патента: 478361

Опубликовано: 25.07.1975

Автор: Караханьян

МПК: G11C 11/40

Метки: динамическая, мдп, транзисторах, ячейка

...представляющего собой открытое плечо ячейки, приравняем выражение5 05для вольт-амперной характеристики нагруэочного транзистора 5 к выражению;1 К, (,)вх ОО 1 ОВЦ)представляющему собой вольт-амперную характеристику информационно о транзистора 1 (точка пересечения кривых а и в на фиг, 3) Е, Е 0 О нормированноеЕИ 5 гииично о зиачеияо. чил"Вых 3редмет изобрете ни я, аб Пинал еская ячейка памяти иа ЛОЕ 1-транзисторах, содержащая ифорл 1 а.иииые транзисторы с индуцированным каналол 1, соединенные НО схеме триггера, эаиолшнаюцие конденсаторы, включенные между 60 затВоромистоком каже 10 го инфорлацоигде К , К, - удельные крутизны и иорооные напряжения транзисторов 1 и 5 соот-. иетственно, Ц , О - напряжение наВЫХ ВХсОке и зВоре рсиЗисгора...

Номер патента: 439061

Опубликовано: 05.08.1974

Авторы: Артюх, Вычислительной, Загурский, Институт

МПК: H03K 3/315

Метки: диоде, релаксатор, туннельном

...подключен эмиттер транзистора 6, коллектор которого соединен с общей шиной непосредственно, а база - через резистор 7,Работает релаксатор следующим образом.Входяой сигнал с,крутым фронтом диффереицируется цепочкой из конденсатора 1,и резистора 2. Продиффервнцированный сигнал запускает туннельный диод 5, который переключается в вьесоковольтное состояние и, запирая диомед 4, переключает ток в цепи тран 5 зистора 6.В силу эффекта модуляции сопротивлениявыходной цепи транзистора 6 амплитуда импульса напряжения на туннельном диоде 5 и наорузочная способность релаксатора по 10 выходу определяются резистором 3, В начальный момент,переключения ответвление тока в цепь транзистора 6 незначительно. Это объясняется большим сопротивлением хронирующей...

Номер патента: 541198

Опубликовано: 30.12.1976

Авторы: Байков, Ваградов, Герасимов, Гусаков, Кармазинский, Можаев

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...11, шину питания 12, разрядные шины 13, 14 и адресную шину 15.Ячейка памяти работает в рекимах хранения, считывания и записи информации.В режиме хранения потенциалы на разрядных шинах 13 и 14 соответствуют уровню логического О. На адресной шине потенциал соответствует уровню логической 1. Управляющие транзисторы 5 и 6 и дополнительные коммутирующие транзисторы 9 и 10 закрыты, коммутирующие транзисторы у и О открыты.Ы режиме считывания потенциалы на разрядных шинах не изменяются и соответствуют уровню логического 0, На адресную шину подается разрешающий сигнал, соответствующий уровню логического О. Управляющие транзисторы 5 и Ь открыты, все коммутирующие транзисторы 7 - 10 закрыты. Через управляющий транзистор, подключенный к...