Устройство для сопряжения эвм с внешней памятью

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧРЕСПУБЛИК А МИТЕТ СССРИЙ И ОТКРЫТИЙ ГОСУДАРСТВЕННЫПО ДЕЛАМ ИЗОБ РЕТЕНИЯ ТЕЛЬСТВУ У ВТОРС неи памятью. Целью изобрете ляется сокращение среднего обмена с внешней памятью. У содержит первый коммутатор, блок элементов ИЛИ, первую триггеров, первую группу эл группу элементов задержки, второй блоки регистров, гр маторов, первую, вторую гру ментов сравнения, матрицу э ИЛИ, группу блоков элементо вторую группу элементов И, блок элементов ИЛИ, вторую ния я льство СССР 3/00, 1981. ство СССР 13/00, 1985. вт гр уппу р. Устрой сти заятью те жно вести триггеров ство выб второи коммутат ает из совокупи н с внешней пам(57) Изобретени лительной техни пользовано в мн лексах для упра тносится к вычиси может быть исвок на о огопроцессорных комп вления обменом с вне ПИСАНИЕ(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВС ВНЕШНЕЙ ПАМЯТЬЮ 8014014Изобретение относится к вычислительной технике и может быть исполь 50 зовано в многопроцессорных комплексах для управления обменом с внешнейпамятью.Целью изобретения является сокращение среднего времени обмена с внешней памятью,На чертеже приведена блок-схемаустройства.Устройство содержит первый коммутатор, который содержит первую 2,вторую 3 группы блоков элементов И,первый блок 4 элементов ИЛИ, первуюгруппу 5 триггеров, первую группу 6элементов И, группу 7 элементов задержки, первый 8 и второй 9 блоки ре.гистров, группу 10 сумматоров, первую 11 вторую 11 группы элементовсравнения, матрицу 12 элементов ИЛИ,группу 13 блоков элементов ИЛИ, вторую группу 14 элементов И, второйблок 15 элементов ИЛИ, вторую группу16 триггеров, второй коммутатор 17, 25который содержит первую 18, вторую 19группы блоков элементов И,вход 20 дляподключения выхода сброса ЭВМ, вход21 для подключения выхода синхронизации адреса ЭВМ, группы 22 и 23 входов для подключения соответственновыходов адреса ЭВМ и выхода размераадресного пространства ЭВМ, вход 24для подключения выхода разрешенияЭВМ, вход 25 для подключения выходаокончания обмена внешней памяти, вы 35ход 26 для подключения входа адресавнешней памяти, группа 27 выходовдля подключения входа синхронизацииобмена внешней памяти, выход 28 для 40подключения входа размера адресногопространства внешней памяти,Устройство работает следующим образом.По сигналу обнуления, поступающему на вход 20 устройства, обнуляются триггеры 5 сигналами с выходовэлементов ИЛИ 4, а также триггеры 16сигналами с выходов элемента ИЛИ 15.Нулевое состояние 3-го (3 = 1,И,где Ы - максимально возможное числопринятых заявок) триггера 5 означает,что 3-я пара регистров 8 и 9 свободна. По сигналу, поступающему на вход21 устройства, открывается З-й элемент И б (3 - номер первого находяще гося в нулевом состоянии триггера 5).Сигнал с его выхода открывает 1-ю пару блоков элементов И 2 и 3 первого коммутатора 1. На 1-й регистр Я с группы 23 входов устройства принимается код адреса, а на 1-й регистр 9 с группы 22 входов устройства - код размера заявки на обмен с внешней памятью. После этого -й триггер 5 устанавливается в единичное состояние сигналом с выхода 1-го элемента 7 задержки. На 3 -м сумматоре 10 вычисляется значение суммы адреса и размера заявки, хранящейся на 3-й паре регистров 8 и 9. На К 1-й (К = 1,И, 1 = К+1,И) элемент 11 сравнения поступают коды конечного тракта 1-й заявки и начального тракта К-й заявки соответственно из старших Т разрядов (Т - разрядность номера тракта как части адреса внешней памяти) 1-го сумматора 10 и К-го регистра 8, а на К 1-й элемент сравнения 11 поступают коды конечного тракта К-й заявки и начального тракта 1-й заявки соответственно из старших Т разрядов К-го сумматора 10 и 1-го регистра 8Логическая сумма сигналов с выходов К 1-х элементов сравнения 11 и 11 формируется на выходе К 1-го элемента ИЛИ 12. Ее единичное значение говорит о том, что обмен с внешней памятью можно вести параллельно по К-й и 1-й заявкам, поскольку их адреса обращения располагаются в пределах различных трактов. Сигнал Ь на выходе -го элемента И 14 означает, что обмен с внешней памятью по 3-й заявке можно вести параллельно с обменами по всем остальным заявкам, и реализуется по формуле1-1нЬ= Т Л (а.чТ, ) Л (ачТ,),) ," " е:1+, зе цегде Т 53 - сигнал на прямом выходе3-го триггера Т 5; ак;,а 1, - сигналы на выходах соответственно К 3-го и 31-гоэлементов ИЛИ 12; Т,Т - сигналы на инверсных выходах триггеров 16 к и16 соответственно.Из данной формулы видно, что, если К-я или (и) 1-я заявки имеют с 3-й общие тракты, но не запущены на обслуживание в связи с задержкой их обслуживания другими заявками, заявку разрешено запустить в обслуживание,Сигнал Ь устанавливает в единич 1ное состояние 3-й триггер 16, сиг 1401467нал с прямого выхода которого приналичии сигнала на входе устройства24 открывает элементы И 18 и 19 1-хблоков, а также проходит на 1-й выход 27 устройства. На 1-и выходе 26устройства появляется значение начального адреса, а на 1-м выходе 28устройства - значение размера 1-йзаявки, Единичное значение сигналана 1-м выходе 27 устройства означает, что обмен по заявке с начальнымадресом, находящимся на 1-м входе25 устройства и размером, находящимся на 3-м выходе 28 устройства, можно вести параллельно с уже запущенными на обмен заявками. После того,как данная заявка на обмен будет выполнена, сигнал, оповещающий о еевыполнении, поступает на 1-й вход 25устройства, через 3-й элемент ИЛИ 4устанавливает в нулевое состояние3-й триггер 5 и через 3-й элементИПИ 15 1-й триггер 16, и З-я парарегистров 8 и 9 готова принять оче Бредную заявку,Таким образом, устройство выбираетиз совокупности заявок на обмен свнешним запоминающим устройством те,обмен по которым можно вести параллельно, и оповещает об этом исполнительное устройство, непосредственноведущее обмен с внешним запоминающимустройством.Формула изобретения35Устройство для сопряжения ЭВМ с внешней памятью, содержащее первый, второй коммутаторы, первый блок элементов ИЛИ, первую группу триггеров, первую группу элементов И, группу элементов задержки, первый, второй блоки регистров, группу сумматоров, .причем первый вход первого блока эле 45ментов ИЛИ соединен с входом устройства для подключения выхода сброса ЭВМ, первые входы элементов И первой группы соединены с входом устройства для подключения выходаБОсинхронизации адреса ЭВМ, первая группа информационных входов первого коммутатора соединена с группой входов устройства для подключения выхода адреса ЭВМ, вторая группа инфор 55 мационных входов первого коммутатора соединена с группой входов устройства для подключения выхода размера адресного пространства ЭВМ, управляюший вход второго коммутатора соединенс входом устройства для подключениявыхода разрешения ЭВМ, второй входпервого блока элементов 11 ЛИ соединнс группой входов устройства для подключения выхода окончания обменавнешней памяти, выход первого блокаэлементов ИЛИ соединен с нулевымивходами триггеров первой группы,единичный выход 1-го триггера первойгруппы соединен с (1+2)-ми входамиЙ х (Й = 1+1,И, где М - максимальновозможное число принятых заявок наобмен с внешней памятью) элементовИ первой группы, нулевой выход 1-готриггера первой группы подключен квторому входу 1-го элемента И первойгруппы, выход которого подключен квходу 1-го элемента задержки группыи 1-му входу группы управляющих входов первого коммутатора, выход 1-гоэлемента задержки группы подключенк единичному входу -го триггерапервой группы, первый, второй выходыпервого коммутатора соединены с информационными входами соответственно первого, второго блоков регистров, выход первого блока регистровсоединен с первыми входами сумматоров группы и первым информационнымвходом второго коммутатора, выходвторого блока регистров соединен свторыми входами сумматоров группы ивторым информационным входом второгокоммутатора, первый выход второгокоммутатора соединен с выходом устройства для подключения адресноговхода внешней памяти, второй выходвторого коммутатора соединен с выходом устройства для подключения входаразмера адресного пространства внешней памяти, о т л и ч а ю щ е е с ятем, что, с целью сокращения среднего времени обмена с внешней памятью,в него введены группа элементовИЛИ, первая, вторая группы элементовсравнения, группа блоков элементовИЛИ, вторая группа элементов И, второй блок элементов ИЛИ, втораягруппа триггеров, причем выход й-горазряда ( = 1, Т, где Т - разрядность номера тракта, как части адреса внешней памяти), 1-го сумматорагруппы соединен с первьми входамиС-го разряда К-х (К = 1,1-1) элементов сравнения первой группы и первыми входами 1 - х (1 = 1+1,М) элементов сравнения второй группы, выход.Лазаренко аказ 2786/4 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий3035, Иосква, Ж, Раушская наб., д, 4-го разряда первого блока регистровсоединен с вторыми входами г-горазряда К-х элементов сравнения второй группы и вторыми входами -горазряда 1-х элементов сравнения первой группы, выходы элементов сравнения первой, второй групп подключенысоответственно в первым, вторым входам элементов ИЛИ группы, выходК 1-го элемента ИЛИ группы подключенк первым входам К-х элементов ИЛИ1-го блока группы, выход 31-го элемента ИЛИ группы подключен к первымвходам (1-1)-х элементов ИЛИ 1-гоблока группы, выход -го ( = 1,И)элемента ИЛИ 1-го блока группы подключен к К(д+1)-му входу 1-го элемента И второй группы, выход которого соединен с единичным входом 1-готриггера второй группы, нулевыевходы триггеров второй группы соединены с выходом второго блока эпементов ИЛИ, единичный выход )-го тригге-,ра второй группы соединеН с )-м управляющим входом группы второго коммутатора и с 1-и выходом устройствадля подключения группы входов синхронизации обмена внешней памяти, нулевой. выход 1-го триггера второйгруппы соединен с вторым входом (1-1)-го элемента ИЛИ К-го блока группы (К = 1,1-1) и вторым входом 1-гоэлемента ИЛИ 1-го (1 = 1+1,М) блокагруппы, первый вход первого блокаэлементов ИЛИ соединен с вторым входом второго блока элементов ИЛИ,