Устройство для кодирования телевизионных сигналов

(59 4 Н 04 1 Я 733 ОПИСАНИЕ ИЗОБРЕТЕНИЯН А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Ленинградский институт авиационного приборостроения(56) Авторское свидетельство СССР М 944145, кл. Н 04 11 7/12, 1982.Авторское свидетельство СССР М 1285626, кл. Н 04 И 7/12, 1985.(54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ТЕЛЕВИЗИОННЫХ СИГНАЛО В(57) Изобретение относится к телевидению. Цель изобретения - увеличениеобъема кодируемой информации. Устройство содержит блок 1 установки опорного уровня, блок 2 аналого-цифрового преобразования, формирователь 3интервалов времени, блоки 4 и 12 коммутации, формирователь 5 кода синхронизации, блок 6 задержки, сумми1356259 фила. 77 Ж Составитель Э. Борисов ТехредМ. Ходанич К дактор Т. Парфенова тор М. Максимишинец 5814/56 Тираж 636 ВНИИПИ Государственного по делам изобретений 13035, Москва, )К, РауПодписноемитета СССР открытии ская наб,11, блоки 13-16 сравнения, блок 17выбора передаваемых символов, блок18 управления памятью, блоки 19 и 26памяти (БП), шифратор 20, блоки 21,22 и 25 разрешения записи (БРЗ), БП23 младших разрядов и блок 24 пилотсигнала. Цель достигается введениемРП 11, БРЗ 25 и БП 26, с помощью которых передаваемая на выход устройстИзобретение относится к техникетелевидения и может быть использовано для кодирования телевизионных сигналов,Цель изобретения - увеличение объема кодируемой информации.На фиг. 1 представлена структурная электрическая схема предлагаемогоустройства для кодирования телевизионных сигналов; на фиг. 2 - блок аналого-цифрового преобразования; нафиг. 3 - формирователь интерваловвремени; на фиг. 4 - первый блок коммутации; на фиг. 5 - блок задержки",на фиг, 6 - суммирующий регистр памя.ти; на Фиг. 7 - первый блок сравнения, блок выбора передаваемых символов и блок управления памятью; нафиг. 8 - первый блок памяти; нафиг. 9 - первый блок разрешения записи; на фиг, 10 - второй блок разрешения записи; на фиг. 11 - блок пилот-сигнала; на Фиг, 12 - третий блокразрешения записи; на фиг, 13 - второй блок коммутации; на фиг. 14 -второй блок памяти; на фиг. 15 - временные диаграммы работы формирователяинтервалов времени; на фиг. 16 - временные диаграммы работы суммирующегорегистра; на фиг, 17 - временные диаграммы работы первого блока разрешения записи; на фиг. 18 - временныедиаграммы работы второго блока разрешения записи; на Фиг. 19 - временныедиаграммы работы блока пилот-сигнала;на фиг, 20 - временные диаграммы работы третьего блока разрешения записи.устройство для кодирования телевизионных инал (фиг. 1) содержит,блокустановки опорного уровня,ва информация яВляется результатомдвумерной обработки исходного цифрового телевизионного сигнала. Крометого, в устройстве могут быть значительно уменьшены искажения восстановительного телевизионного сигналапри передаче элементов изображения смалоконтрастными изменениями яркости.Даны ил. выполнения блоков устройства. 20 ил. блок 2 аналого-цифрового преобразования, формирователь 3 интервалов времени, первый блок 4 коммутации, формирователь 5 кода синхронизации, блок6 задержки, суммирующий регистр 7 памяти, первый регистр 8 памяти, второй регистр 9 памяти, третий регистр10 памяти, четвертый регистр 11 памяти, второй блок 12 коммутации, первый13, второй 14, третий 15 и четвертый16 блоки сравнения, блок 17 выборапередаваемых символов, блок 18 управления памятью, первый блок 19 памяти,шифратор 20, первый 21 и второй 22блоки разрешения записи, блок 23 памяти младших разрядов, блок 24 пилотсигнала, третий блок 25 разрешениязаписи, второй блок 26 памяти,Блок 2 аналого-цифрового преобразования (фиг, 2) содержит аналогоцифровой преобразователь 27, генератор 28 опорного напряжения, тактовыйгенератор 29, Формирователь 30 корот 2 гких импульсов. Формирователь 30 интервалов времени (Фиг. 3) содержитделитель 31 тактовой частоты, делитель 32 строчной частоты, цифровуюлинию 33 задержки, содержащую элементы ИЛИ 34-1 - 34-К, элемент НЕ35, элемент ИЛИ-НЕ 36, а также выходы 37 и 38 полутактовой и полустрочной частоты соответственно,Первый блок 4 коммутации (фиг, 4)ЗБ содержит блок 39 выборапервого разряда кода канала, элементы ИЛИ-НЕ 401 " 40-4, элемент НЕ 41, блок 42 выбора второго разряда кода канала,блок 43 выбора третьего разряда кода40 канала, блок 44 выбора четвертого(фиг. 6) содержит элементы ИЛИ 50 и51, блок 52 разрешения записи, элементы ИЛИ-НЕ 53-1 и 53-2, элемент54 памяти, элемент 55 памяти одногоразряда. Первый блок 13 сравнения(фиг. 7) содержит элементы ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 13-1 - 13-3. Блок 17 выборапередаваемых символов (фиг. 7) содержит элементы ИЛИ/ИЛИ-НЕ 17-1 - 17-2.Блок 18 управления памятью (фиг, 7)содержит элементы 56-1 - 56-6 запре.та, элементы 57-1 - 57-2 установкимладших разрядов, блоки 58-1 - 58-6выбора установки младших разрядов.Первый блок 19 памяти (фиг, 8)содержит элементы 59-1 - 59-7 памятиразрядов кода, элементы ИЛИ 60-1 и60-2, элементы 61-1 - 61-3 памяти,цифровые дифференцирующие элементы62-1 и 62-2, элементы ИЛИ 63-163-4.Первый блок 21 разрешения записи(фиг. 9) содержит элемент И 64, элемент 65 памяти, блоки 66 и 67 совпадения, Второй блок 22 разрешения записи (фиг. 10) содержит элемент И 68,элемент 69 памяти, блок 70 разрешения. Блок 24 пилот-сигнала (фиг. 11)содержит элементы ИЛИ-НЕ 71 - 74,элементы 75 и 76 памяти, элементыНЕ 77 и 78, элементы ИЛИ-НЕ 79 и 80,элемент. ИЛИ 81. Третий блок 25 разрешения записи (фиг, 12) содержитэлементы ИЛИ-НЕ 82-84, элементы 85 и86 памяти, элементы НЕ 87 и 88 элемент ИЛИ 89, элементы ИЛИ-НЕ 90-96,элемент ИЛИ 97,Второй блок 12 коммутации(фиг. 13)содержит блоки 98-100 разрешения длямладших разрядов, каждый из которыхсостоит из элементов ИЛИ-НЕ 101-1101-4.Второй блок 26 памяти (фиг. 14)содержит элементы ИЛИ-НЕ 102-1102-8 элементы ИЛИ 103-1 - 103-4,элементы памяти 104-1 - 104-4, элементы ИЛИ-НЕ 105-1 - 105-2,Устройство для кодирования телевизионных сигналов работает следующим образом. Передаваемая с выхода устройствадля кодирования телевизионных сигналов информация является результатомдвумерной обработки исходного цифрового телевизионного сигнала. Элементы )-й строки передаются в канал связи через отчет (четные Отсчеты) информацией, зависящей от резулЬтатов10сравнения (-1)-го и (+1)-го отсчетов этой строки. На первый и второйвходы второго блока 14 сравнения поданы четыре старших разряда со второго выхода суммирующего регистра 7 ипервого выхода второго регистра 9памяти. Элементы (+1)-й строки передаются в канал связи также черезотсчет (нечетные отсчеты) информаци-ей, зависящей от результатов сравненияво втором блоке 14 сравнения (-1)-гои (х+1)-го отсчетов )-й строки. Напервый и второй входы третьего блока15 сравнения соответственно поданычетыре разряда со второго выхода пер25 вого (-й отсчет +1)-й строки) регистра 8 памяти и первого выхода х 1)-й отсчет )-й строки) второго регистра 9 памяти, На первый и второйвходы четвертого блока 16 сравнения30 поданы четыре старших разряда с первых выходов второго 9 -)-й отсчет,1-й строки) регистров памяти, Если врезультате сравнения (-1)-го и (+1)- го отсчетов )-й строки окажется, что35хотя бы в одном из четырех старшихр азрядо в есть измен ения, то в ( -1 ) -мотсчете 1-й строки и в -м отсчете+1)-й строки передается информация40 об истинном состоянии четырех старшихразрядов этих отсчетов, Недостающиеэлементы восстанавливаются на приемной стороне: -й элемент )-й строкивоспроизводится как -й элемент 45 (,1+1)-й строки, а (-1)-й элемент+1)-й строки повторяется как (-1)-йэлемент )-й строки. Этой ситуацииприсваивается дополнительная кодоваякомбинация 00.50Если в результате сравнения (-1)- го и (+1)-го отсчетов 1-й строки окажется, что нет отличий в старших разрядах кода и в результате сравнения(-1)-го отсчета -й строки и -го55отсчета +1)-й строки также не будетизменений, то в (-1)-ом отсчете 1-й,строки передается информация об истинном состоянии четырех старшихразрядов исходного кода этого отсче1356259б 5 О 15 20 25 30 35 40 45 50 та, в -ом отсчете +1)-й строкиперецается информация об истиннамсостоянии двух следующих по старшен -ству разрядов (1-1)-го отсчета 1-йстроки и информация об изменениисимволов младших разрядов -го отсчета (+1)-й строки относительно (1-1)го отсчета 3-й строки, в (1+1)-омотсчете )-й строки передается информация об изменении символов младшихразрядов (-1)-го отсчета (,+1)-йстроки относительно (1-1)-го отсчета-й строки, которая занимает два бита информации в кодовом слоне, и инФормация об изменении символов младших разрядов -го отсчета )-й строки относительно (-1)-го отсчетаэтой же строки, Эта информация такжезанимает 2 бита в кодовом слове,Этой ситуации присваивается дополнительная кодовая комбинация 11, Восстановление недостающих элементов наприемной стороне происходит как ивпредыдущем случае,Если в результате сравнения (-1) -го и (+1)-го отсчетов )-й строкинет отличий в старших разрядах, а врезультате сравнения старших разрядов(.-1)-го отсчета 3-й строки и -гоотсчета +1)-й строки изменения обнаружены, то производится сравнениестарших разрядов ( - 1)-го и -го отсчетов,1-й строки, Если при этом будут обнаружены изменения, что с большой вероятностью говорит о появлениив изображении вертикальной границыяркости, то в -ом отсчете +1)-йстроки передается информация об истинном состоянии четырех старших разрядов исходного кода этого отсчета,а в (+1)-ом отсчете- й строки передается информация об истинном состоянии двух следующих по старшенству младших разрядов - (1-1)-го отсчета 1-й строки и -го отсчета(+1)-й строки. Алгоритм восстановления нецостающих элементов не меняется, Этой ситуации присваиваетсядополнительная кодовая комбинация10. В противном случае, т,е, когда встарших разрядах (1-)-го и -го отсчетов -й строки нет отличий, чтоговорит о появлении в сигнале горизонтального перепада яркости, характер передачи сохраняется, но восстановление недостающих элементов будетиным: (-1)-й отсчет (3 +1)-й строкивоспроизводится как -й отсчет этой же строки, а 1-й отсчет +1)-й строки повторяется как (1.-1)-й отсчет этой же строки. Этой ситуации присваивается дополнительная кодовая комбинация 01,В результате, когда входной телевизионный аналоговый сигнал поступает на входь блока 1 установки опорного уровня и блока 2 аналого-цифрового преобразования, селектор блокаустановки опорного уровня выделяет из аналогового сигнала синхросмесь и вырабатывает по переднему фронту синхроимпульсов положительные импульсы (фиг. 15 а), служащие для установки делителя 31 тактовой частоты (фиг. 15 в) формирователя 3 интервалов времени, блок 46 формирования адреса элемента 6 задержки и элементов 61-1- 61-3 памяти блока 19 памяти в исходное состояние и получения полустрочной частоты делителя 32 строчной час.тоты формирователя 3 интервалов времени, Импульс также поступает навход формирователя 5 кода синхрониза.ции, представляющего собой мультиплексор, который за время этого импульса вырабатывает специальные кодовые посылки, обозначающие началостроки, В канал связи эти посылкипередаются первым блоком 4 коммутации через шифратор 20. Аналого-цифровой преобразователь 27 блока 2аналого-цифрового, преобразования преобразует входной аналоговый сигналв цифровую форму. Семиразрядный параллельный код поступает на выходблока 2 аналого-цифрового преобразования с тактовой частотой, задаваемой тактовым генератором 29(фиг, 17 а). Формирователь 30 коротких импульсов вырабатывает короткиеимпульсы (фиг., 15 б) из тактовой частоты, которая поступает на второйтактовый выход. Эти импульсы поступают на первый: тактовый выход и служат для запуска блока 46 формирова,ния адреса элемента 6 задержки, для получения полутактовой частоты(фиг, 16 в) делителем 31 тактовой частоты формирователя 3 интервалов времени, Формирователь 3 посредством цифровой линии 33 задержки осущест 55 вляет синхронизацию всего устройства импульсами с первого второго, третьего, четвертого, пятого и седьмоговыходов (фиг, 15 г-з), Шестой выходцифровой линии 33 задержки( фиг, 15 и,к)служит для установки в исходное состояние элементов 65 памяти первогоблока 21 разрешения записи элементов(фиг, 17 в,и) 69 памяти второго блока22 разрешения записи (фиг, 18 а,ж) иэлементов 75 и 76 памяти блока 24 пилот-сигнала. Выходами полутактовойи полустрочной частоты формирователя3 являются выходы 38 и 37, Блок 6 .задержки записывает информацию о состоянии разрядов с выхода блока 2 аналого-цифрового преобразования во времяотрицательной полуволны на управляющем входе блока 6 задержки и разрешает считывать информацию во время положительной палуволны. Таким образом,на входах суммирующего регистра 7 памяти одновременно имеется информацияо )-й строки с выхода блока 6 задержки и информация о +1)-й строке свыхода блока 2 аналого-цифрового преобразованияУправляющие сигналы напервом, втором и третьих входах суммирующего регистра 7 (фиг, 16 а,б,в)объединяясь на элементах ИЛИ 50 и 51(фиг. 16 г,д), посредством блока 52разрешения записи, разрешающего запись в элемент 54 памяти (фиг, 16 з),состоящий из набора триггеров, посихроимпульсу (фиг. 16 и,к) записывают четные отсчеты )-й строки и нечетныеотсчеты +1)-й строки (фиг. 16 е,ж),Одновременно комбинации сигналов науправляющих входах третьего и четвертого регистров 1 О и 11 памяти, которые состоят из линейки Э-триггеров,позволяет записать в них по синхроимпульсу соответственно семь разрядовнечетных отсчетов )-й строки с выхода блока 2 аналого-цифрового преобразования и три младших разрядачетных отсчетов +й)-й строки свыхода блока 6 задержки, Информацияс выхода суммирующего регистра 7 памяти последовательно переписываетсяв первый и второй регистры 8 и 9 памяти, Таким образом, одновременноимеется информация об (-1)-ом, -ом+1)-й строки (в первом регистре 8памяти) и трех младших разрядах(х)-го отсчета +1)-й строки (в .четвертом регистре 11 памяти), Первыми входами суммирующего регистра7, первого и второго регистров 8 и 56259 89 памяти являются выходы всех семиразрядов кода, вторыми выходами суммирующего регистра 7 и первого регистра 8 и первым выходом третьего 1 О5.и выходом четвертого 11 регистров,памяти являются выходы трех младшихразрядов,Информация в канал связи передает 10ся на место четных отсчетов 1-й строки и нечетных отсчетов +1)-й строки. Если второй блок 14 сравнения,на входы которого поступают по четыре старших разряда со второго выхода .суммирующего Регистра 7 и первоговыхода второго регистра 9 памяти, говорит о наличии изменения символахотя бы в одном из разрядов, то в(-1)-ом отсчете )-й строки передается информация об истинных значенияхчетырех старших разрядов исходногокода первым блоком 4 коммутации, второй вход которого соединен с первымвыходом второго регистра 9 памяти25 посредством блоков 39, 42 - 44 выбора разряда кодов канала, которые состоят из элементов ИЛИ-НЕ 40-140-3, объединенных на элементе ИЛИНЕ 40-4, и блока 45 памяти кода ка 30 нала. Одновременно эта же информация-через блок 66 совпадения первого блока 21 разрешения записи (фиг, 17 ж)записывается через элементы ИЛИ 60-160-4 в элементы 61-1 памяти четырех35старших разрядов кода первого блока19 памяти, Младшие разряды первогоблока 19 памяти устанавливаются в соответствии с принятым алгоритмом элементами установки младших разрядов4057-1 - 57-2 блока 18 управления памятью. Элементы 56-1 - 56-6 запретавыбирают самый старший из разрядов,в котором произошло изменение при за-.писи четырех старших разрядов кода,45для чего выходы элементов 61-1 - 61-3,памяти первого 19 блока памяти дифференцируются цифровыми дифференцирующими элементами 62-1 и 62-2 и подаются на входы элементов 56-1 - 56-6 за 50прета. Выходы элементов 57-1 - 57-2установки младших разрядов заведенына входы триггеров элементов 61-2 и61-3 памяти таким образом, что приизменении старшего из изменившихся55 Разрядов О -э 1 младшие Разряды устанавливаются в 0 и наоборот. В -омотсчете +1)-й строки передаетсяинформация об истинном состоянии четырех разрядов исходного кода блоком913562 70 разрешения второго блока 22 разрешения записи (фиг, 18 б,ж), выход которой соединен с четвертым входом первого блока 4 коммутации. Одновременно эта же информация записывается5 в элементы 61-1 - 61-3 памяти через элементы ИЛИ 60-1 первого блока 19 памяти, а все более младшие разряды устанавливаются по цепи: первый блок 19 памятй - блок 18 управления памятью - первый блок 19 памяти, В этой ситуации на третий управляющий вход блока 24 пилот-сигнала поступает уровень логической единицы с выхода5 второго блока 14 сравнения ( фиг,9 г) и посредством элементов ИЛИ-НЕ 72 и 74 в элементы памяти 75 и 76 записывается кодовая комбинация 00 (фиг. 19 а,ж,з), а посредством элемен тов ИЛИ-НЕ 79 и 80, ИЛИ 81 и элемента НЕ 78 эта комбинация передается в канал связи последовательно один бит в одном отсчете, другой в другом(фиг. 19 б,в,и).25 Если второй блок 14 сравнения го-. ворит об отсутствии изменений, то производится дополнительное сравнение в третьем блоке 15 сравнения, на вхо- З 0 ды которого подаются четыре старших разряда со второго выхода второго регистра 9 памяти, При этом в (-1)- ом отсчете )-й строки передается информация об истинном состоянии четырех старших разрядов этого отсчета35 как и в предыдущем случае. И если на первом выходе третьего блока 15 сравнения, который состоит из объединенных по ИЛИ элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, уровень логического нуля (отсутствие изменений) то в первом блоке 21 разрешения записи на.элементе И 64 происходит совпадение соответствующих сигналов (фиг, 17 б,г,д,е,з)45 и триггер элемента памяти 65 разрешает запись через блок 67 совпадения (фиг, 17 и) в первый блок 19 памяти кроме старших разрядов, которые были записаны через блок бб совпадения двух следующих по старшенству разрядов, Одновременно эти же два разряда записываются в блок 23 памяти младших разрядов, который представляет собой два В в тригге, и с его выхода55 в следующем отсчете информация об этих разрядах передается в канал связи первым блоком 4 коммутации, третий вход которого соединен с выходом 59 10блока 23 памяти младших разрядов, Приэтом совпадение сигналов на управляющих входах элемента И 68 второгоблока 22 разрешения записи(фиг, 18 ж)и запрещает прохождениесигнала через второй блок 22 разрешения записи, Вместе с информацией одвух младших разрядах в -ом отсчете(,)+1)-й строки передается информацияоб изменении символа младших разрядов-го отсчета (1+1) - й строки относительно (-1)-го отсчета )-й строки,для этого в третьем блоке 25 разрешения записи на элементе ИЛИ-НЕ 83 происходит совпадение сигналов от второго 14 и третьего 15 блоков. сравнениясигнала с синхровхода и полутактовойчастоты (фиг. 20 б,д,е,ж), триггерэлемента 86 памяти, предварительноустановленный импульсом с установочного входа (фиг. 20 г), переходит вдругое состояние (фиг, 20 и), и сигналс выхода элемента ИЛИ 89 разрешает(фиг. 20 м) через второй блок 12 коммутации, элементы ИЛИ-НЕ 101-1, 101-4сравнение трех младших разрядов второго регистра 9 памяти и первого блока 19 памяти в первом блоке 13 сравнения, Информация о всех измененияхпоступает на вход блока 17 выборапередаваемых символов, который посредством элементов ИЛИ-НЕ/ИЛИ (17-1и 17-2) выбирает старший из изменившихся разрядов, а затем посредствомблоков 58-1 - 58-6 выбора установкимладших разрядов блока 18 управленияпамятью устанавливает младшие разряды в соответствующее состояние попринятому алгоритму, Шифратор 20 кодирует номер изменившегося разрядадвоичным кодом и переходит в каналсвязи первым блоком 4 коммутации.При этом блок 24 пилот-сигнала выбирает дополнительную кодовую комбинацию 11 (фиг. 19 г,д,и) и передает еев канал связи. Поскольку в (+1)-омотсчете )-й строки нет необходимостипередавать информацию об этом отсчете она повторяет (-1)-й отсчет этойже строки), то во время этого отсчета передается: информация о предыдущих отсчетах. Совпадение сигналов навходах элемента ИЛИ-НЕ/ИЛИ (93) третьего блока 25 разрешения записи разрешает (фиг, 20 а,б,з,п) сравнениетрех младших разрядов первого блока(х)-й отсчет +1)-й строки) впервом блоке 13 сравнения, Блок 17выбора передаваемых символов выбирает самый старший из изменившихсяразрядов, а шифратор 20 кодирует егономер. Информация с выхода шифратора,записывается через элементы ИЛИ-НЕ102-1 и 102-3 и элементы ИЛИ 103-1и 103-2 в элементы 104-1 и 104-2 памяти второго блока 26 памяти, Аналогично элементы ИЛИ-НЕ/ИЛИ (92)третьего блока 25 разрешения записиразрешают сравнение (фиг. 20 з,к) впервом блоке 13 сравнения младшихразрядов первого блока 19 памяти итретьего регистра 10 памяти черезвторой блок 12 коммутации 3.-1)-й и1-й отсчеты )-й строки), Результатсравнения через блок 17 выбора передаваемых символов и шифратор 20 записывается во второй блок 12 памяти,При этом на элементе ИЛИ 97 третьегоблока 25 разрешения записи формирует.ся сигнал запрета (фиг, 20 л), запрещающий установку младших разрядовпервого блока 19 памяти, а элементыИЛИ-НЕ 90 и 91 формируют сигнал,разрешающий считывать информацию извторого блока 25 памяти в первыйблок 4 коммутации (фиг. 20 р) во время (-1)-го отсчета,Если третий блок 15 сравнения говорит о наличии изменений хотя бы водном из четырех старших разрядов,то работа устройства определяетсячетвертым блоком 16 сравнения, навход которого поданы четыре старшихразряда с первых выходов второго 9 итретьего 1 О регистров памяти, Этаситуация определяется элементом И 68второго блока 22 разрешения записи,и триггер элемента памяти 69 разрешает запись информации четырех старших разрядах в первый блок 19 памятив -ом отсчете, которая передается вканал связи первым блоком 4 коммутации. Выходной сигнал четвертого блока 16 сравнения служит для формирования дополнительных кодовых комбинацийв блоке 24 пилот-сигнала, Если четвертый блок 16 сравнения говорит оналичии изменений, то вырабатываетсядополнительная кодовая комбинация 10(фиг. 19 г,д,е,ж,з), в противном случае вырабатывается дополнительная кодовая комбинация 01, Кроме того, сов 5625912падение сигналов на элементе ИЛИ-НЕ82 третьего блока 25 разрешения записи в обоих случаях переводит в другое состояние триггер элемента .585 памяти, которыи своим выходомн(фиг, 20 д,е,н,о) совместно с сигналомразрешения, формируемым на элементахИЛИ-НЕ 94, 95, 96 (фиг, 20 п), разрешает запись во второй блок 26 памятидвух младших разрядов (.1)-го отсчета д-й строки (элементы 104-1 и104-2) и двух младших разрядов -гоотсчета (1+1)-й строки (элементы104-3 и 104-4), которые по сигналуразрешения (фиг. 20 р) записываютсяв первый блок. 4 коммутации в (+1)-омотсчете, Одновременно через элементыИЛИ-НЕ 105-1 и 105-2 второго блока 26памяти они записываются в первыйблок 19 памяти в своих отсчетах.Вся поступающая на входы первогоблока 4 коммутации информация записывается в блок 45 памяти кода кана ла по синхроимпульсу (фиг. 20 в) и сего выхода считывается на выход устройства для кодирования телевизионных сигналов.При использовании предлагаемого Зо устройства при том же количествепередаваемой информации значительноуменьшаются искажения восстановительного телевизионного сигнала при передаче малоконтрастных изменений яркости (в + 1-ом отсчете передается информация о младших разрядах передаваемых отсчетов).Ф о р.м у л а и з о б р е т е н и яУстройство для кодирования телевизионных сигналов, содержащее блокустановки опорного уровня и блок аналого-цифрового преобразования, входыкоторых объединены и являются входомустройства, последовательно соединенные блок задержки, суммирующий регистр памяти, первый регистр памяти,второй регистр памяти, последовательно соединенные первый блок сравнения, блок выбора передаваемых символов, блок управления памятью ипервый блок памяти, первый выход которого соединен с другим входом первого блока сравнения, а второй выход - с вторым входом блока управления памятью, а также первый и второйблоки коммутации, второй, третий ичетвертый блоки сравнения, формирователь кода синхронизации, первый ивторой блоки разрешения записи,)4 56259 1 З 13 блок пилот-сигнала, блок памяти млад ших разрядов, шифратор и третий регистр памяти, при этом установочный вход первого блока памяти объединен с входом формирователя кода синхронизации, с установочными входами блока задержки и формирователя интервалов времени и соединен с выходом блока установки опорного уровня, выходформирователя кода синхронизации соединен с первым входом шифратора,второй вход которого соединен с другим выходом блока выбора передаваемых символов, а выход соединен с первым сигнальным входом первого блокакоммутации, выход которого являетсявыходом устройства, первый тактовыйвыход блока аналого-цифрового преобразования соединен с тактовыми входами блока задержки и формирователяинтервалов времени, прямой и инверсный выходы полустрочной частоты ивыход полутактовой частоты которогосоединены соответственно с управляющим входом блока задержки, с первымиуправляющими входами третьего регистра памяти и суммирующего регистрапамяти, инверсный выход полутактовойчастоты соединен с первым управляющим входом первого блока коммутации,с вторыми управляющими входами третьего регистра памяти и суммирующегорегистра памяти и с первым управляющим входом второго блока разрешениязаписи, третий управляющий вход суммирующего регистра памяти соединен свторым управляющим входом первогоблока коммутации, с первыми управляющими входами блока памяти младшихразрядов, первого блока разрешениязаписи, блока пилот-сигнала и соединен с инверсным выходом полутактовой частоты формирователя интервалов времени, первый сигнальный выхоц которого соединен С синхровходами первогоблока коммутации, третьего регистрапамяти и суммирующего регистра памяти, второй сигнальный выход - с синхровходом первого регистра памяти.1третий сигнальный выход - с синхровходом второго регистра памяти, четвертый сигнальный выход - с синхровходами блока пилот-сигнала и первого и второго блоков разрешения записи,пятый сигнальный выход - с синхровходами первого блока памяти и блокапамяти младших разрядов, шестой сигнальный выход - с установочными входами блока пилот-сигнала и первого ивторого блоков разрешения записи,второй выход суммирующего регистрапамяти соединен с первым входом второго блока сравнения, второи выходчпервого регистра памяти - с первымвходом третьего блока сравнения,первый выход второго регистра памя ти - с вторыми входами второго и третьего блоков сравнения, с первым входом четвертого блока сравнения, свторым сигнальным входом первого бло.ка коммутации и с сигнальными входами первого и второго блоков разрешения записи, второй вход четвертогоблока сравнения соединен с первым выходом третьего регистра памяти, а выход - с вторым управляющим входомблока пилот-сигнала, выход второгоблока сравнения соединен с вторымиуправляющими входами первого и второго блоков разрешения залиси и стретьим управляющим входом блока пи лот-сигнала, четвертый управляющийвход которого объединен с третьимуправляющим входом второго блока разрешения записи и соединен с первымвыходом третьего блока сравнения, вто" ЗО второй вход которого соединен с третьим управляющим входом, первого блока разрешения записи, первый и второйвыходы первого блока разрешения записи соединены соответственно с вторымсигнальным входом и с третьим входом 35первого блока памяти и с сигнальнымвходом блока памяти млацших разрядоввыход которого соединен с третьимсигнальным входом первого блока коммутации, а выход второго блока разрешения записи соединен с четвертымисигнальными входами первого блока памяти и первого блока коммутации, пятый сигнальный вход которого соединен 45с выходом блока пилот-сигнала о т -Рл и ч а ю щ е е с я тем, что, сцелью увеличения объема кодируемойинформации, введены второй блок памяти, третий блок разрешения записи и 50четвертый регистр памяти, при этомсигнальный выход блока аналого-цифрового преобразования соединен с сигнальными входами блока задержки, третьего регистра памяти и вторым сиг" 55нальным входом суммирующего регистрапамяти, выход блока задержки соединенс сигнальным входом четвертого регистра памяти, первый управляющий входкоторого соединен с прямым выходом135625 полустрочной частоты формирователя интервалов времени, второй управляющий вход - с инверсным выходом полу- тактовой частоты формирователя интер 5 валов времени, а синхровход - с вторым сигнальным выходом формирователя интервалов времени, первый, второй и третий сигнальные входы второго блока коммутации соединены соответственно с выходом второго регистра памяти, объединенного с первым сигнальным входом второго блока памяти, с выходами четвертого и третьего регистров памяти, с первого по пятый сигнальные входы третьего блока разрешения записи соединены соответственно с выходом второго блока сравнения, с первым и вторым выходами третьего блока сравнения, с инверсным выходом полу- тактовой частоты формирователя интервалов времени и вторым тактовым выходом аналого-цифрового преобразователя, синхровход и установочный вход третье. го блока разрешения записи соединены 25 соответственно с четвертым и пятым сигнальными выходами формирователя интервалов времени, первый выход соединен с первым управляющим входом 9 16второго блока коммутации, второй выход - с вторым управляющим входомвторого блока коммутации и первымуправляющим входом второго блока памяти, третий выход - с третьим управляющим входом второго блока коммутации и вторым управляющим входом второго блока памяти, четвертый выход -с управляющим входом блока управления памятью, пятый выход - с третьимуправляющим входом второго блока памяти, шестой выход - с четвертым управляющим входом второго блока памяти, а седьмой выход - с третьим управляющим входом первого блока коммутации, синхровход второго блока памяти соединен с седьмым сигнальнымвыходом формирователя интервалов вре"мени, второй сигнальный вход второгоблока памяти соединен с выходом шифратора, а первый и второй выходысоответственно с пятым сигнальнымвходом первого блока памяти ишестым сигнальным входом первого входа коммутации , а входвторого блока коммутации соединен с вторьм входом первогоблока сравнения.