Телевизионное устройство для формирования двухградационного сигнала графических изображений

(50 4 Н 04 И ОПИСАНИЕ ИЗОБРЕТЕ н НОГО СИГ и ГОСУДАРСТ 8 ЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРУ 1107335, кл, Н 04 В 1/40, 1982,Егорова С. Д., Запалатовский А, В.Автоматическая регулировка порогаквантования в устройстве информационного считывания графических изображений, - Вопросы теории и проектирования телевизионных систем передачи,приема, обработки и отображения информации. Л,: ЛЭТИ, 1977,(54). ТЕЛЕВИЗИОННОЕ УСТРОЙСТВО ДЛЯФОРМИРОВАНИЯ ДВУХГРАДАЦИОННАЛА ГРАФИЧЕСКИХ ИЗОБРАЖЕНИЙ(57) Изобретение обеспечивает повышение точности передаваемого изображения путем повышения точности бинарного квантования телевизионного сигнала (ТВС) графических изображений,Устр-во содержит датчик 1 ТВС, АЦП 2,блок 3 формирования сигнала фрагмента изображения, блок буферной памяти(ББП) 4, формирователь 5 двухградационного сигнала, формирователь 6порогового уровня (ПУ), состоящий из блока 7 построения гистограмм, модового детектора 8 и вычислителя 9, и синхрогенератор 10Запись ТВС с датчика 1 в блок 3 производится постоянно в соответствии с телевизионным стандартом, а считывание из него- по фрагментам размером 8 х 8 злементовСчитанные из блока 3 отсчеты ТВС поступают в ББП 4 для задержки на время, необходимое для формироваия ЛУ, а также для согласования скорости считывания из него с параметрами канала связи, К концу считывания фрагмента изображения из блока 3 в ББП 4 в блоке 7 будет сформирована гистограмма яркостей фрагмента. Анализ гистограммы осуществляет модовый детектор 8. Вычислитель 9 определяет полусумму значений сигнала, соотв, модам белого и черного, Эта величина является ПУ для квантования сигнала полутонового изображения на два уровня. Она рассчитывается не по пиковым значениям сигнала в фрагменте, а по наиболее вероятным значениям (модам гистограммы яркостей). Точность повышается за счет выполнения блока 6, Поясняется работа блоков 3Изобретение относится к технике телевидения и может быть использовано в цифровых телевизионных (ТВ) системах передачи изображений графических и текстовых документов по узкополосным каналам связи,Цель изобретения - повышение точности передаваемого изображения путем повышения точности бинарного10квантования телевизионного сигналаграфических изображений.На фиг.представлена структурнаяэлектрическая схема ТВ устройствадля формирования двухградационного 15сигнала графических изображений; нафиг. 2 - карта разбиения кадра изображения на фрагменты; на фиг. 3 - порядок считывания фрагмента изображения; на фиг, 4 - структурная электрическая схема блока формирования сиг-:нала фрагмента изображения; нафиг, 5 - то же, Формирователя адресасчитывания, на фиг. 6 - то же, блокабуферной памяти; на фиг. 7 - то же, 25формирователя двухградационного сигнала; на фиг. 8 - то же, блока построения гистограммы; на фиг. 9 - тоже, модового детектора; на фиг, Ото же, вычислителя, ЗОТелевизионное устройство содержитдатчик 1 ТВ сигнала, аналого-цифровойпреобразователь (АЦП) 2, блок 3 формирования сигнала Фрагмента изображения, блок 4 буферной памяти, Форми- З 5рователь 5 двухградационного сигнала,формирователь 6 порогового уровня,выполненный в виде блока 7 построениягистограммы, модового детектора 8 ивычислителя 9, и синхрогенератор 10. 40Аналого-цифровой преобразователь2 может быть выполнен и виде последовательно соединенных фильтра нижних частот, блока. фиксации уровнявидеосигнала и собственно аналогоцифрового преобразователя, напримермикросхемы типа 1107 ПВ 1,Блок 3 формирования сигнала фрагмента изображения (фиг, 4) содержит 50 блок 11 ОЗУ, формирователь 2 сигналов БАБ, САП, УЕ, коммутатор 13 адресов, формирователи - адресов записи 14 и считывания 15,Формирователь 15 адресов считывания (фиг. 5) содержит делители 16.- 18, регистр 19, счетчик 20, элемент ИЛИ 21, делитель 22, счетчик 23, регистр 24, счетчик 25. Блок 4 буферной памяти (фиг. 6)содержит блок 26 буферного ОЗУ, коммутатор 27 адресов, счетчик-формирователь 28 адресов записи и счетчикФормирователь 29 адресов считывания,формирователь 5 днухградационногосигнала (фиг 7) содержит входнойрегистр 30, компаратор 31 и скремблер 32.Блок 7 построения гистограммы(фиг, 8) содержит коммутатор 33,блок 34 ОЗУ, счетчик 35, элементИ 36 и сумматор 37,Кодовый детектор 8 (фиг, 9) содержит первый компаратор 38, регистр39, элемент И 40 и второй компаратор41; выход 42 является выходом модоного детектора 8,Вычислитель 9 (фиг. 1 О) содержитвходной регистр 43, сумматор 44, выходной регистр 45, регистр 46,Устройство работает следующим образом.ТВ сигнал с выхода датчика 1 поступает на первый вход АЦП 2, с выхода которого (преобразованный в цифровую форму) по 6-разрядной шине проходит на первый вход блока 3. Блок 3представляет собой устройство памятина кадр тсленизионного изображения 1выполненное на базе динамических микросхем ОЗУ емкостью 64 Кбит, причемзапись в память производится постоянно в соответствии. с ТВ стандартом,а считывание - по фрагментам размером 8 х 8 элементов (Фиг. 2). Порядоксчитывания элементов в фрагменте указан на фиг. 3, Формирователь 14 адреса записи (Фиг. 4) представляет собой16-разрядный счетчик. причем первые8 разрядов Формируют адрес по строке,а остальные 8 разрядон - адрес постолбцу для микросхем блока 11,Формирователь 15 адресов считывания (фиг, 5) при размере кадра 256 хх 256 элементов работает следующим образом.Счетчик 20 формирует 8-разряднуюкомбинацию адреса по строке, На егопервый вход (счетный) подается сигнаЛтактовой частоты с выхода синхрогенератора 10. После первых восьми тактовсчетчик 20 сбрасывается в "0" сигналом с выхода делителя 16, Таким образом, сформированы адреса по строкепервых восьми элементов первой строки кадра, что соответствует восьмитактам второй строки Фрагмента, такимже, как и для первой строки, однакопосле восьмого такта по сигналу делителя 16 срабатывает на один тактсчетчик 25, который формирует адреспо столбцу для блока 11, После каж 5дого цикла делителя 16 частоты на8 срабатывает делитель 18, 8-разрядный выход которого соединен с установочным входом счетчика 20. При этомпосле окончания считывания фрагментасостояние делителя 18 увеличиваетсяна 8, Это состояние может быть передано на установочные входы счетчика20 только после разрешающего сигнала,поступающего на второй вход регистра9 с выхода делителя 17,Таким образом, по окончании первого фрагмента счетчик 20 начинаетсчет с состояния "8", а счетчик 25этим же сигналом возвращается в состояние "0, Далее циклы повторяютсядо окончания первых 64 фрагментов,что соответствует первым восьми строкам полного кадра изображения. 25По окончании считывания 64-го фрагмента, т.е, после считывания последнего элемента восьмой строки полногокадра изображения, состояние счетчика 25 увеличивается на 8, так какразрешающий сигнал с выхода переносаделителя 18 разрешает задачу на установочные входы счетчика 25 состояниявыхода счетчика 23, который за времясчитывания первых 64 Фрагментов восемь раз срабатывает от выходногосигнала делителя 22, В этот же моментделитель 18 устанавливается в состояние "0" сигналом с выхода элементаИЛИ 21. Начинается считывание по ука Озанному выше алгоритму очередных 64фрагментов, по окончании которого состояние счетчика 25 увеличиваетсяеще на 8, и так далее до прихода навход элемента ИЛИ 21 кадрового синхроимпульса считывания с соответствующего выхода синхрогенератора 10, который приводит всю схему в исходное положение.С выхода блока 3 отсчеты сигналаподаются на первый вход блока 4 буферной памяти и на первый вход формирователя 6. Блок 4 (фиг. 6) предназначен, во-первых, для задержки содержимого фрагмента изображения на время, необходимое для анализа с цельюформирования порогового уровня (такой анализ выполняет Формирователь6), а во-вторых, для Формирования такой скорости считывания из буферного ОЗУ, которая была бы согласованас параметрами представляемого каналасвязи, Особенностью работы блока 4является то, что содержимое нечетных,начиная с первого и четных, начинаяс второго фрагментов изображения,размещается в разных областях ОЗУ,что реализуется подачей на седьмойадресный вход блока 26 уровня "0"при записи и считывании нечетныхфрагментов и уровня "1" при записи исчитывании четных фрагментов..Отсчеты сигнала фрагмента с выхода блока 4 поступают на первый входформирователя 5 (фиг, 7). Входнойрегистр 30 предназначен для фазирования разрядов отсчетов сигнала, Компаратор 31 предназначен для формирования одноразрядного сигнала графического изображения с пороговым уровнем формирователя 6. Скремблер 32выполнен как рекуррентная линия задержки на регистрах сдвига и предназначен для перемешивания выходногосигнала с целью обеспечения возможности выделения тактовой частоты наприемной стороне,При считывании содержимого фрагмента изображения из блока 3(фиг, 8)отсчеты сигнала через коммутатор 33подаются на адресный вход блока 34ОЗУ. Циклы записи и считывания вблоке 34 сформированы так, что вовремя первой половины тактового интервала частоты считывания Г, происходит считывание из блока 34 содержимого ячейки, адрес которой удерживается на первом входе в течениетактового интервала Г а во вторую,половину тактового интервала происходит запись в блок 34 в ячейку стем же адресом. Так как информационный вход блока 34 соединен с выходомсумматора, который добавляет "единицу к содержимому данной ячейки памяти, считанному в первую половинутактового интервала, то к концу считывания фрагмента из блока 3 в ячейках, адреса которых соответствуютнаиболее вероятным уровням сигналаво фрагменте, находятся наибольшиечисла, Таким образом, к концу считывания Фрагмента из блока 3 в блок4 и формирователь 6 в блоке 34 формируется гистограмма яркостей фрагмента, для считывания которой достаточно с помощью коммутаторов 33 подклю 5 13562чить адресный вход блока 34 к выходусчетчика 35, работающего в режимеобратного счета,Анализ гистограммы выполняет модовый детектор 8, После того как вблоке 7 формируется гистограмма, т,е,после записи в блок 34 последнегоотсчета фрагмента изображения, коммутатор 33 под действием управляющегосигнала с выхода синхрогенератора 10подает на первый вход блока. 34 сигнал с выхода счетчика 35, работающего в режиме обратного счета от 64 доЗначение гистограммы поступают напервый вход первого компаратора 38(фиг, 9), на второй вход которогоподаются те же значения, но задержанные на один такт регистром 39, В момент, когда сигнал на первом входепервого компаратора 38 становитсяменьше сигнала на втором входе, первый компаратор 38 классифицирует этокак локальный максимум гистограммы;на его выходе появляется сигнал "1"длительностью в один такт. Одновременно с этим задержанный регистром39 отсчет гистограммы поступает напервый вход второго компаратора 41,на второй вход которого подаются фиксированные значения уровня детектирования гистограммы (экспериментальновыбраны значения от 1 до 16), Сравнение отсчетов гистограммы с заранеезаданными фиксированными значениями35позволяет повысить помехоустойчивостьработы модового детектора 8. Если зна-чение локального максимума гистограммы больше установленного на второмвходе второго компаратора 41, то онвыдает сигнал "1" длительностью водин такт на второй вход элементаИ 40, При совпадении сигналов на входах элемента И 40 на его выходе 42образуется сигнал, который поступает 45на управляющий вход входного регистра 43 вычислителя 9 (фиг, 10), Навторой вход регистра 43 поступаютзначения сигнала с выхода счетчика35 блока 7. В момент прихода сигналана управляющий вход .входного регистра43 на его выходе фиксируется уровеньсигнала, соответствующий локальномумаксимуму гистограммы. Если этот мак"симум (мода) гистограммы был первымпо счету, та на выходе сумматора 44образуется сигнал, равный сумме значений сигнала на первом входе и сигнала на втором входе, причем в момент 60 6Фиксации первой моды сигнал на втором входе сумматора 44 равен нулю, так как в начале процесса анализа гистограммы регистр 46 имеет нулевое состояние, Таким образом, после прихода первого управляющего импульса, обозначающего наличие первой моды, что при принятбм режиме обратного счета счетчика 3, соответствует моде белого на выход сумматора 44 будет сигнал, равный сигналу на первом входе, После того к;.к модовый детектор 8 фиксирует нали.ие второй моды, сумматор 44 производит сложение уровня, соответствующего второй моде (на первом входе), с урс внем, соответствующим первой моде (на втором входе), и на его выходе появляется сигнал, равный сумме значений уровней сигнапа, соответствуюпих первой и второй модам, Так как шина, соединяющая выход сумматора 44 с входом выходного регистра 45, сдвинута на один разряд в сторону старшего разряда делителя 16, то в момент окончания считывания очередного фрагмента из блока 4 на выходе выходного регистра 45 фиксируется значение сгнала, равное половине сигнала на выходе сумматора 44, т,е. полусумм- значений сигнала, соответствующих м )дам белого и черного. Сигнал на выходе выходного регистра 45 удерживае.ся в течение всего времени считывания содержимого фрагмента изображения из блока 4. Уровень этого сигнала является пороговым уровнем для квантования сигнала полутонового изображения на два уровня, который рассчитывается не по пиковым значениям сигнала в Фрагменте, а по наиболее вероятнызначениям (модам гистограммы яркос пей), т.е. с учетом статистики распре,вселения яркостей, что позволяет повнсить точность квантования.Формула иобретенияТелевизионное стройство для формирования двухгра,мационного сигнала. графических изобр,жений, содержащее последовательно соединенные .датчик телевизионного си:"нала, аналого-цифровой преобразова"ель, блок формирования сигнала фра мента изображения, блок буферной пам:ти и формирователь двухградационного сигнала, второй вход которого соединен с выходом фор 1356260 8мирователя порогового уровня, сигнальный вход которого соединен с выходомблока формирования сигнала фрагментаизображения, при этом выход датчикателевизионного сигнала соединен свходом синхрогенератора, первый, второй, третий и четвертый выходы которого соединены с входами синхронизации аналого-цифрового преобразователя, блока формирования сигнала фрагмента иэображения, блока буфернойпамяти и формирователя пороговогоуровня, о т л и ч а ю щ е е с ятем, что, с целью повьппения точностипередаваемого изображения путем повыщения точности бинарного квантованиятелевизионного сигнала графическихиэображений, формирователь порогового уровня выполнен в виде последовательно соединенных блока построениягистограммы, модового детектора ивычислителя, причем второй выход блока построения гистограммы соединен свторым входом вычислителя, первыйвход блока построения гистограммыявляется сигнальным входом формирователя порогового уровня, а второйвход является входом синхронизации,при этомвыход вычислителя является выходом формирователя порогового уровня.1356260 осаткевич Корректор Л авительед М.Ход вская Те едактор А. тЗаказ 581 Подписноеомитета СС Тираж 636 ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж, Ра