H04N 7/30 — H04N 7/30

Номер патента: 634486

Опубликовано: 25.11.1978

Авторы: Арямкин, Ванде-Кирков, Красильников

МПК: H04N 7/26, H04N 7/30

Метки: информации, сжатия, телевизионной

...в устройство сжатия телевизионной информации, содержащее последовательно соединенные аналого-цифровой преобразователь, буферный запомицаюший блок, формирователь кодов яркости группы элементов, блок выделения кодов яркости опорных элементов и шифратор, введен двумерный интерполятор, блок вычитания, блок логического сравнения и я алеройспользоваться в систем ачи телевизионных вестно устройство информации, соде о соединенные анал ователь, буферный формирователь код ементов, блок выд опорных элементо г тор опорных кодовых последовательностей, при этом вход двумерного интерполятора подключен к выходу блока вьщеления кодов яркости опорных элементов,а выход - подключен к одному из входовблока вычитания, другой вход которогосоединен с выходом...

Номер патента: 862390

Опубликовано: 07.09.1981

Авторы: Лытов, Молодцов, Рябов, Соколов

МПК: H04N 5/04, H04N 7/30

Метки: кодирования, сигнала, синхроимпульсов, телевизионного

...синхросигналы (фиг. 2,ж) формируют путем инвертирования строчных синхросигналов по закону кадрового кода в нечетном поле (фиг. 2,з) и по закону инверсного кода в четном поле фиг, 2,и). Закон Формирования кадрового кода - псевдослучайный код. Таким образом формируют псевдослучайный кадровый синхросигнал, не занимающий активных частей строк и имею" щий наибольшуюпомехоустойчивость и точность синхронизации, а также позволяющйй использовать весь кадровый га Для конкретизации графического40пояснения выбраны семизначные кодыБаркера,Принципиальное отличие новых операций заключается в том, что синхросигнал поля формируют в виде псевдослучайных кодов иэ прямых и инверсныхстрочных синхросигналов, не занимаяактивные части строк. Поэтому...

Номер патента: 896768

Опубликовано: 07.01.1982

Авторы: Гладкий, Овсянникова

МПК: H04N 7/30

Метки: декодирования, изображений, кодирования, стохастического, телевизионных

...брасйваемые разряды двоичного кода,поступающие на вход блока 3 вероятностного округления чисел образуют число .Число Р.сравнивается с числом 9, если Ки то добавляется единица перено-.са на младший разряд выходного 1-3 .разрядного двоичного кода, если ь(я, то единица не добавляется, т.е. на выходе блока 3 вероятностного округления чисел появляется округленное число, принимаю щее одно иэ двух значений, равносильныхрезультату округления по избытку или по недостатку, соответственно с вероятносиими РЧ=Ри Р=1 -0,(- число, образуемое отбрасываемыми разряцами).Статистический принцип независимого вероятностного округления коцов эквивалентен так называемой бесконечной памяти". Последовательность двоичных 1- 3 разрядных коцов, округленных...

Номер патента: 1076002

Опубликовано: 23.02.1984

Авторы: Альбер, Кристиан, Франси

МПК: H04N 7/28, H04N 7/30

Метки: изображения, контура, оценки

...счетчика импульсов, элемента сравнения, триггера, умножителя, двух сумматоров, селектора, двух элементов И и инвертора, при этом первый вход первого элемента И через инвертор соединен с выходом первой линии задержки, выход которой также подключен к первому входу триггера, второй ,вход первого элемента И с выходом второй линии задержки, а выход - с вторым входом триггера, выход :которого через второй элемент И соединен с входом первого переключателя, первый вход умножителя соединен с первым выходом. первого преобразователя кода, а выход - с первым входом второго преобразователя кода, второй вход которого подключен к выходу элемента сравнения, а выход - к входу второго переключателя, второй выход первого преобразователя кода...

Номер патента: 1095452

Опубликовано: 30.05.1984

Авторы: Векуа, Зумбуридзе, Харатишвили

МПК: H04N 7/30

Метки: передачи, сигнала, телевизионного

...преобразователь 3 кода,сумматор 4, блок 5 задержки, умножитель 6, на приемной стороне - преобразователь 7 кода, блок 8 обнаружения перегрузки, формирователь 9 управляющего сигнала, коммутатор 20,сумматор 11, блок 12 задержки, умножитель 13, формирователь 14 кодовойкомбинации, блок 15 задержки,Блок 8 обнаружения перегрузки содержит блок 16 задержки, первый,второй, третий блоки 17, 18 и 19сравнения, блок 20 определения знака и элемент И 21.Система работает следующим образом.На первый вход блока 1 (фиг. 1)подается входной видеосигнал, представленный, например, параллельнымвосьмираэрядным двоичным кодом. Вблоке 1 из входного видеосигналавычитается задержанное в петле обратной связи, например, на периоддискретизации (что...

Номер патента: 1207407

Опубликовано: 23.01.1986

Авторы: Амбруаз, Луи, Раймон

МПК: H04N 5/92, H04N 7/30

Метки: байтов, генератор, декодирующих, кодирующих

...состояний генераторов 1-3, зависящей от предыдущих состояний генераторов 1-3,г = г, + 2 гпо модулю "31"1з, = 3) + 2 816 по модулю) где г, з и с - состояния соответственно генераторов1-3;и К - индексы разрядов соответствующих регистров генераторов 1-3.Общее состояние генератора кодирующих или декодирующих байтов определяется в любой момент времени совокупностью х слов, содержащихсяив регистрах А, БВ, БС, Б 0, Е, БР, БС - содер азанном состоянии содержатся ичных элементов, распределен дующим образом: семь слов по ля последовательности г (ре-34); семь слов по 7 бит для последовательности з (регистры 43-49), пять слов по 5 бит для последовательности(регистры 57-61) .В момент времени и + 1 Ю + 2 КС вос 1 31; КА, КВ,КС О+ К 1, КО,...

Номер патента: 1223406

Опубликовано: 07.04.1986

Авторы: Модебадзе, Харатишвили, Хоштариа, Хунцария, Чачанидзе

МПК: H04N 7/30

Метки: кодирования, сигналов, телевизионных, цифрового

...должно переключаться во второй режим работы. Поэтому в таких случаях команда переключения устройства во второй режим работы, с выхода формирователя 17 команд переключения режимов работы уст;ройства, выдается через интервал вре.мени с /в моменты Си С /.фг. и , (фиг, 7 б) соответствуют моментам формирования команд переключения устройства в третий режим работыпричем длительность импульсов с, иинтервалы времени между появлениямиимпульсовмогут быть разными. Вчастности, длительность ; определя.ется интервалом времени, начало которого совпадает с моментом формирования команды переключения устройства в третий режим работы, а конец -с моментом появления строчного гасящего импульса. Длительностьопределяется моментами формирования команды...

Номер патента: 1332562

Опубликовано: 23.08.1987

Авторы: Копылов, Райхельсон

МПК: H04N 5/93, H04N 7/30, H04N 7/42 ...

Метки: дифференциального, изображений, кодера, отсчета, сигнала, формирования

...соответственно на 1такт дискретизации, на 2 такта, на(М) тактов и на М тактов. Такимобразом, на выходах первого - четвертого элементов 1-4 задержки присутствуют значения отсчетов соответственно Ят,п); 8(т,п); Б(оп+1,и) иЯ(гп,п) (фиг. 2),Первый блок 5 сравнения вырабатывает сигнал логической единицы на 55 том из выходов, номер которого соответствует номеру входа, на котором присутствует минимальное значение сигнала, На остальных выходах первый 562 2блок 5 сравнения формирует сигнал ло-гического нуля.Второй блок 6 сравнения формируетсигнал логической единицы на том извыходов, номер которого соответствует номеру входа, на котором присутствует максимальное значение сигнала. На остальных выходах второй блок 6 сравнения формирует...

Номер патента: 1334397

Опубликовано: 30.08.1987

Авторы: Бузин, Воскобойников, Вушкарник, Гапонов, Оношко, Пинчук, Старков

МПК: H04N 7/30

Метки: сжатия, сигнала, телевизионного, цифрового

...35 адреса памяти микрокоманд, 45триггером 27, памятью 36 и регистром37, счетчиками 42-43. Во входном регистре 2 запоминается первая пороговая точка, считанная по нулевому адресу из входного блока 1 памяти, что 50обозначено микрокомандой (А)Ргвх.Затем происходит формирование в счетчике 42 следующего адреса пороговыхзначений блока, Информация из входного блока 1 памяти параллельно с данными, заполненными во входном регистре 2, устанавливается на входе коммутатора 10. Одновременно с этимблок 12 управления разрешает прохождения пороговых сигналов из коммутатора 10 в выходной блок 11 памяти наадресном входе которого формируетсяадрес А записи,ФПод действием синхросерии СИ блок12 управления описанным выше образЬмпоследовательно размещает в...

Номер патента: 1356259

Опубликовано: 30.11.1987

Авторы: Смирнов, Сорин

МПК: H04N 7/30

Метки: кодирования, сигналов, телевизионных

...первымвыходом второго регистра 9 памяти25 посредством блоков 39, 42 - 44 выбора разряда кодов канала, которые состоят из элементов ИЛИ-НЕ 40-140-3, объединенных на элементе ИЛИНЕ 40-4, и блока 45 памяти кода ка 30 нала. Одновременно эта же информация-через блок 66 совпадения первого блока 21 разрешения записи (фиг, 17 ж)записывается через элементы ИЛИ 60-160-4 в элементы 61-1 памяти четырех35старших разрядов кода первого блока19 памяти, Младшие разряды первогоблока 19 памяти устанавливаются в соответствии с принятым алгоритмом элементами установки младших разрядов4057-1 - 57-2 блока 18 управления памятью. Элементы 56-1 - 56-6 запретавыбирают самый старший из разрядов,в котором произошло изменение при за-.писи четырех старших разрядов...

Номер патента: 1358111

Опубликовано: 07.12.1987

Авторы: Куликов, Сардыко

МПК: H04N 7/30

Метки: дифференциальный, импульсный, кодер, сигнала, телевизионного

...3 умножения в первом сумматоре4 вычисляется среднее значение уровня сивгнала в кодируемой группе а1хВ сумматоре 7 модулей производится вычисление полусуммы моду-лей отклонения а 2 уровней сигналов отсреднего значения а = в в , х.-а ,2 255 а также код знаков разности Б = 1 Я;, 1= 1,8, где Б = 1, еслих,., а, и Б,. = 0 - в противном случае.Коды а, а и Б поступают в квантователь 8, где осуществляегся квантование а в преобразователе 15 кодов в соответствии с таблицей фиг, 3 и задержка на время этого квантования кодов а и Б поступают в блок 9 коди 1рования. Код а поступает на вход дешифратора 10, сигнал на выходе которого принимает уровень логической ."1" при а = 0 и уровень логического "0" в противном случае, Сигнал с выхода дешифратора...

Номер патента: 1359914

Опубликовано: 15.12.1987

Автор: Тхор

МПК: H04N 7/28, H04N 7/30

Метки: декодирования, кодирования, сигнала, телевизионного

...третий выходыблока 16-1 определения уровней квантования соединены соответственно с первым, вторым и третьим входами блока 16-2 определения уровней квантования, первый, второй и третий выходы блока 16-2 определения уровней квантования соединены соответственно с первым, вторым и третьим входами блока 16-3 определения уровней квантования, первый, второй и третий выходы блока 16-(М) определения уровней квантования соединены соответственно с первым, вторым и третьим входами блока 16-М определения уровнейквантования.Четвертые выходы всех блоков 16-116-М определения уровней квантования соединены соответственно со 2(М+1) входами дешиюратора 24.Вход четвертого регистра 17 объединен с первым входом второго сумматора 20 и является первым входом...

Номер патента: 1385330

Опубликовано: 30.03.1988

Авторы: Ильин, Кюн

МПК: H04N 7/30

Метки: кодирования, сигнала, телевизионного

...разных датчиковС целью исключения такого типа искажений к выходу первого блока 2 коррекции под 35 ключен индикатор 11 уровня ограничения. В индикаторе 11 уровня ограниче" ния производится сравнение сигнала с опорным уровнем ограничения, сформированным в формирователе 15 кода огра-и 40 ничения по сигналу с выхода дешифратора 14, так как каждому иэ К динамических диапазонов соответствует свой уровень ограничения, При каждом превышении сигналом уровня ограничения 45 на выходе индикатора 11 уровня ограничения формируются импульсы, Эти.импульсы поступают в блок 16,накопления, в котором происходит накопление в течение каждой строки телевизионного сигналаЕсли количество импульсов ограничения превысить пороговое значение, то на выходе блока 16...

Номер патента: 1396295

Опубликовано: 15.05.1988

Авторы: Модебадзе, Харатишвили, Хоштариа, Хунцария

МПК: H04N 7/30

Метки: сигнала, телевизионного, формирования, цифрового

...о наличии нулевых и ненулевых разностных значений. Блок 19 разрешения Фиксирует момент окончания выдачи перекоди" рованных основных частей слов и выдает сигнал разрешения, который подается на второй вход формирователя 22 адресов, в результате чего начинается считывание дополнительных частей слов из ячеек блока 21 буферной памяти. Управление работой устройства производится с помощью блока 23 управления, в котором Формируются импульсные последовательности, необходимые для работы отдельных блоков устройства. Формирование сигналов в блоке 11формирования порогового (фиг. 2) осуществляется следующим образом. Шифратор 26 формирует символ "1" приналичии на его входе трехраэрядногодвоичного слова 011 (соответствующегонулевому раэностному...

Номер патента: 1457172

Опубликовано: 07.02.1989

Авторы: Векуа, Гвинджилия, Котия, Харатишвили

МПК: H04N 7/30

Метки: передачи, сигнала, телевизионного

...блока 24 присутствует уровень логического нуля.Коммутатор 2 б в зависимости от управляющих сигналов, поступающих от первого и второго блоков 23 и 24, пропускает на выход сигналы от блока 22 (С-С ), если от первого и второго блоков 23 и 24 поступают сигналы логического нуля, кодовую комбинацию, соответствующую К (для рассматриваемого примера "111") и поступающую с выхода формирователя 25 если от второго блока 24 поступает сигнал логической единицы (в этом случае от первого блока 23 поступает сигнал логического нуля), кодовую комбинацию, соответствующую С (для рассматривае" мого примера "000") и поступающую с выхода формирователя 25, если от первого блока 23 поступает сигнап логической единицы, то в этом случае от второго блока 24...

Номер патента: 1462515

Опубликовано: 28.02.1989

Авторы: Куликов, Сардыко

МПК: H04N 7/30

Метки: видеосигнала, изображения, кодирования

...первый сигнальный вход которого соединен с выходом преобразователя ко. да, второй сигнальный вход объединен с сигнальным входом второго регистра шествующей группы вычисляются пятьконтрольных символов линейного блокового помехоустойчивого кода с 18 информационными символами и 5 проверочл лными. Коды Ь , Ь , Ь формируются впервом, втором, третьем регистрах10, 13, 14. В преобразователь 11 кода пятиразрядный проверочный код дополняется до шестиразрядного кодапростйм дополнением разряда, равногонулю. Сформированный таким образомшестиразрядный код поступает в коммутатор 15, на другой вход которогопоступает другое шестиразрядноеслово, состоящее из трех разрядов Ь,ф ии трех ЬКоммутатор 15 управляется сигналом с выхода блока 16 элементов...

Номер патента: 1506554

Опубликовано: 07.09.1989

Авторы: Коровин, Куликов

МПК: H03M 3/04, H04N 7/30

Метки: видеосигнала, кодер

...вычислейия данных модулей поясняют следующие расчеты:Ь -Ь 1 = 1 а +а -а -а -а +а +а -а 1 =д З одо 1 д ( =2 а,-а и Ьд+Ь = 2 1 а,-а 1.Таким образом, для вычисления 1 Ьд -Ьи 1 Ь+Ь (выражение 3) нет необходимости в дополнительных вычитателе и сумматоре, поскольку значения (а -аВ) и (ао-а) определяются с помощью блоков 7 и 6 вычитания соответственно.Пятый и шестой блоки 24 и 25 деле 55 ния, с пятого по восьмой блоки 10-13 вычитания и с второго по четвертый коммутаторы 17-19 предназначены для Ь, - Ьд-Ь "Ь, -2 а,-ав 252 Ь 1 Ьд+Ъ, 252 Ь 21 а. а при 0Ь,126,при Ь) 126.Для каждой группы вычисляется при 0 ( Ь с 126,при 126 - Ьо252Значение а-а /2 определяется спомощью блока 24 деления, а значениеа, -а /2 - с помощью блока 25 деле"ния . Йа...

Номер патента: 1663777

Опубликовано: 15.07.1991

Авторы: Матосов, Модебадзе, Мурджикнели, Харатишвили

МПК: H04N 7/30

Метки: декодирования, кодирования

...элемента, которое подается как на первый вход блока 9, где происходит предсказание значения элемента с учетом вектора перемещения, которая поступает на второй вход вычитающего блока и второй вход сумматора 8, так и на выход блока 10 оценки, в котором вычисляется оценка сигнала вектора перемещения элемента и соответствующая ей межкадровая разность, которая поступает на второй вход блока 9 предсказания, на управляющий вход которого подается сигнал управления с второго выхода блока 10 оценки, С выхода кодера 5 информация поступает на вход блока 6, где происходят запись с частотой дискретизации, поступающей с блока 7, и затем считывание данной информации с нужной скоростью, Во время переполне 10 дискретизации (поступающей с блока 11 и...

Номер патента: 1690199

Опубликовано: 07.11.1991

Авторы: Котович, Малашонок, Флейшман

МПК: H04N 7/30

Метки: адаптивный, дельта-кодер, телевизионный

...сигнала с сумматора 8 через блок элементов И 10 нз входы блока 14 памяти. После срабатывания дешифраторз 11 нулевой уровень на выходе элемента 12 запрещает прОхОждеиие сигнала Ч 8 рез лок элементов И 10, накапливающий сумматор снова готов к подсчету одноименныхсимволов ОМ-последовательности,Формирование шага квантования д вцепи адаптации происходит в соответствии5 с рекуррентным соотношениемд =о,Оц =Я (Оуса+ЯОЯ) - 1 )Где Ор - мощность шума квантования в 1-ом10 кадре;Ог 1 - мощность шума квантования вН-ом кадре,Функцию задержки на кадр выполняетблок 15 оперативной памяти, затем проис 15 ходит умножение на Я в умножителе 5, далее сложение с величиной е Оусл с помощьюсумматора 9. Нулевой уровень на выходедешифратора 11 разрешает...

Номер патента: 1690215

Опубликовано: 07.11.1991

Авторы: Ибатуллин, Мигунов, Титов

МПК: H04N 7/30

Метки: декодирования, кодирования, сигнала, телевизионного

...Г 808:(ОДОВ БЭИ, УпраВле"и 8 реглс 7 рами:"-10 Осествляется блоком 3, управления, С выха Оз регистров 0-10 коД БЗИ гас; упа 8 Нэ реГистО 11, кОто- рыЙ прелстзвгя-т "0 б 4 ллчиа д-оль коДОВОЙ паслеДОВЯВГь.:Ости, ., ВыхаДЯ реглстрз 1 " Цифровой ."Ок Геэез каналВязи иОс 1-,ГЗ 81 В дека .80В декодируаще, ч "-,.; райства цифоьай поток пас Гуп Яет .Я -, зги-,тр 1 3, предстявгяацлй сосай рэ: 38 ллтель кОдОВОЙ пОследовя Гельности, Гдя и раисхадит ОперзЦия, Обратная Оп 8 раци. фаамирОВателя кодовой после(Овагельч;с-и в регистре 11. Код О в а я,(ам би н а цл,":; а а т Ватствую щая первому элементу Б, записывается в регистр 14 и через каммута Гор 20 пас Гупает на Вход МАГ 2", Код средней веллчины межэлементных перехадая и кад мятоицы знаков ЬЭА...