Система обработки информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 5468 А 1 19) 06 Е 15/16 ЗОБРЕТЕНИ ОПИСА К АВТОРСКО ИДЕТЕЛ ЬСТВ производствемаш" во СС 6, 198 во СС , 1988 ОМАтноситс т быть и вычольз тел о дл Изобретение относится к вычислительной технике и может быть использовано для автоматизации научных и прикладных исследований, а также при создании высокопроизводительных и высоконадежных вычислительных комплексов,Известна система, содержащая микоопроцессор с памятью, процессор управления каналом данных, программную память, мультиплексор, адресный регистр, регистр страниц, процессор обработки прерываний, регистр данных позволяет производить обработку информации, но обладает недостаточным быстродействием.Также известна система, содержащая две ЭВМ второго уровня, два канала вт:рого уровня, два блока сопряжения, два адаптера, блок коммутации, блок шин и каналы первого уровня, позволяет производить автоматизацию исследований, но обладает недостаточным быстродействием ввиду больших затрат времени на программные переключения коммутатора каналов. ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(71) Ленинградское научноное обьединение "Электро(56) Авторское свидетел ьстМ 1072054, кл. О 06 Е 15/1Авторское свидетельстМ 1424024, кл,б 06 Р 15/1654) СИСТЕМА ОБРАБОТЦИИ(57) Изобретение оной технике и може автоматизации научных и прикладных исследований, а также при создании высокопроизводительных и высоконадежных вычислительных комплексов. Целью изобретения является повышение надежности системы за счет передачи функций отказавших вычислительных блоков блокам из не- нагруженного резерва и коррекции обрабатываемых данных, Система содержит три вычислительных блока, группу из Н вычислительных блоков, три блока сопряжения, арбитр магистрали, расширитель магистрали, мажоритарный узел, 10 ип. Наиболее близким техническим решением является система, содержащая первый и второй вычислительные блоки второго уровня, первый и второй блоки сопряжения, первую и вторую группы блоков обработки информации, блок умощнения магистрали, вторые входы-выходы которого соединены с входами-выходами блоков обработки информации второй группы, блок арбитра магистрали, входы-выходы которого соединены с входами-выходами блоков обработки информации второй группы, первые входы-выходы блока умощнения магистрали соединены с первыми входами- выходами первого и второго блоков сопряжения и входами-выходами блоков обработки информации первой группы, входы-выходы первого и второго вычислительных блоков второго уровня соединены с вторыми входами-выходами первого и второго блоков сопряжения соответственно, позволяет автоматизировать исследования, В прототипе сбой информации на любом из,умлмжтз тклюмать,г 1 налор алаго испрайюс 1 канала Зориманал ислраоен,Умение инжарации из мюеи 1 канала 2 триади Обработка ц передача данных Ярегюмры Ю 7 Анализ сцеиало оаклвения налцЗ олма цспраоносЛВ 1 КайаЛа К/ЗтРиадЫ анал исарайн%пение иирориации цЗ люю 1 канала к 13 ариады 06 ра ова и передача анных 3 реглере У 7 нала сигнала опклюЧОФА ЯндлцЗ рлдн испрдбмостФ 1 канала 1 триады канал испра 3 еи Ьпенив информации иЗмюля 1 наиола 1 1 яриад 0 орайтка и передачидаиньв 3 регистр У 7 нализ сигмало отклююнил: ерехо рюэе азад с ульто 3 ок аермииалою к дрограмиии доагносойх1795468 Фиг ЮСоставитель В,ПотаренкоРедактор Техред М,Моргентал Корректо Слободя 113035, Москва, Ж-, аушская наПодписноеЗаказ 431 Тиражтиям п и ГКНТ СССВНИИПИ Государственногокомитета по изобретениям и открытиям при35 Р б 4/5 город, ул, Гагарина, 1 но-издательский комбинат "Пат оизвоинформационных входов-выходов системы не будет замечен системой и приведет к снижению достоверности обрабатываемой информации и низкой эффективности ее обработки, Выход из строя любого узла в блоке обработки информации (блока связи, вычислительного блока и т.д,) приведет к нарушению работоспособности всего информационного канала, потере большого объема информации и к снижению надежности работы системы, э обработка больших , объемов некорректированной информации конечными вычислительными устройствами (ступенями) приводит к большим временным затратам нэ выполняемые операции.Цель изобретения - повышение надежности системы эа счет передачи функций отказавших вцчислительнцх блоков блокам из ненагруженного резерва и коррекции обрабатываемых данных,Это достигается тем, что в известную систему, содержащую первый и второй вычислительные блоки, группу из Н вычислительных блоков, первый и второй блоки сопряжения, арбитр магистрали и расширитель магистрали, причем.информационные входы-вцходц первой группц первого вычислительного блока подключены соответственно к информационным входам-выходам первой группы первого блока сопряжения, инфорМационные входц-вцходц первой группы второго вычислительного блока подключены соответственно к инФормационном входам-выходам первой группы второго блока сопряжения, информационные входы-вцходы второй группы первого блока сопряжения, информационнце входы-ецходц второй группы второго блока сопряжения и информационные входы-выходы вычислительных блоков с первого по Н/2-й группы соединены через первую магистраль и подключены соответственно к информационным входам-выходам расширителя магистрали, информационные входы-выходы второй группы которого через вторую магистраль соединены соответственно с информационными входами-выходами первой группы вычислительных блоков с (Н/2 - 1)-го по Н-й и подключены соотвтествнено к информационным входам-выходам арбитра магистрали, информационные входы-выходы групп с первой по Н-ю системы подключены соответственно к информационным входамвцходам вторых групп вычислительных блоков с первого по Н-й группы, при этом каждый вычислительный блок группы содержит узел сопряжения, вычислительный узел и узел ввода-вывода, причем в каждом вычислительном блоке группы информационные входы-выходы первой группы блока подключены соответственно к информационным входам-выходам первой группы узла 5 сопряжения, информационные входы-выходы второй группы которого подключены соответственно к информационным входам-выходам первой группы вычислительного узла, информационные входы-вы ходы второй группы которого подключенысоответственно к информационным входам- выходам первой группы узла ввода-вывода, информацинные входы-выходы второй группы которого подключены соответствен но к информационным входам-выходам второй группы блока, введены третий вычислительный блок, третий блок сопряжения, мажоритарный узел и с первого по (Н/3 - 1)-й блоки контроля, при этом упрэвляю щие входы-выходы а-го, (а)-го и (э) вычислительных блоков группы (где а = 1, .Н - 2) через (а - 2)/3-ю магистраль управления подключены соответственно ко входу запуска (а - 2)/3-го блока контроля, инфор мационные выходы а - го, (а - 1)-го и (а - 2)-говычислительного блока группы подключены соответственно к информационным входам первой, второй и третьей групп (а - 2)/3-го блока контроля, первый, второй и третий 30 выходы которого подключены соответственно ко входам оатанова а-го, (э - 1)-го и (э - 2)-го вьчислительных блоков группы, четвертый, пятый и шестой выходы (а)/3-го блока контроля подключены ковходам запуска а - го, 35 (а - 1)-го и (а - 2)-го вычислительных блоковгруппы, седьмой выход (а - 2)/3-го блока контроля подключен к управляющим входам а-.га,(а - 1)-го и (а)-го вычислительных блоков группы, восьмой выход(а - 2)/3-го блока кон троля подключен ко входам прерывания а -го, (а - 1)-го и (а - 2)-го вычислительных блоков группы, информационные входц-вцходц первой группы третьего вычислительного блока подключены соответственно к инфор мационным входам-выходам первой группытретьего блока сопряжения, информационные входы-выходы второй группы которого через первую магистраль подключены к информационным входам-выходам вторых 50 групп первого и второго вычислительныхблоков, к информационным входам-выходам первцх групп вычислительных блоков с первого по Н/2-й группы и к информационным входам-выходам первой группы расши рителя магистрали, информационныевыходы первых групп первого, второго и третьего вычислительных блоков подключены соответственно к информационным входам первой; второй и третьей групп (Н/3 - 1)-го блока контроля, информационные выходы второй группы первого, второго и третьего вычислительных блоков подключены соответственно к информационным входам первой, второй и третьей групп мажоритарного узла, выходы которого подключены соответственно к информационным выходам системы, управляющие входы-выходы первого, второго и третьего вычислительных блоков через (а)/3+1-ю магистраль управления соединены между собой и подключены соответственно ко входу запуска (Н 3/-1)-го блока контроля, первый, второй и третий выходы которого подключены соответственно ко входам ос. танова первого, второго и третьего вычислительных блоков, четвертый, пятый и шестой выходы (Н/3 - 1)-го блока контроля подключены соответственно ко входам запуска первоо, второго и третьего вычислительных блоков, седьмой выход (Н/3 - 1) - го блока контроля подключен. к управляющим входам первого, второго и третьего вычислительных блоков, восьмой выход (Н/3 - 1-го блока контроля подключен ко входам прерывания первого, второго и третьего вычислительных блоков с первой по (Н/3 - 1)-ю группы входов входов задания резервных каналов системы подключены соответственно к информационным входам четвертых групп блоков контроля с первого по (Н/3 - 1)-й, при этом в каждом вычислительном блоке группы управляющий вход вычислительного блока подключен ко входу запуска тестовых проверок вычислительного узла, вход прерывания вычислительного блока подключен ко входу прерывания вычислительного узла, вход запуска вычислительного блока подключен ко входу запуска вычислительного узла, вход останова вычислительного блока подключен к управляющему входу блока ввода-вывода и ко входу останова вычислительного блока, управляющие входы-выходы группы которого подключены к управляющим входам-выходам вычислительного узла, причем каждый блок контроля содержит генератор тактовых импульсов, первый, второй и третий узлы сравнения, с первого по шестой триггеры, с первого по четвертый элементы НЕ, элемент задержки, с первого по шестой элементы И и элемент ИЛИ, при этом в каждом блоке контроля информационные входы первой группы блкоа подключены соответственно к информационным входам первых групп первого и второго узлов сравнения, выходы которых подключены соответствнено к первым входам первого и второго элементов И, информационные входы второй группы подключены соответственно к информационным входам второй20 25 30 35 40 к третьему входу элемента ИЛИ и к инфор 45 блока и ко входу четвертого элемента НЕ,50 55 51015 группы первого узла сравнения и соответст-, венно к информационным входам первой группы третьего узла сравнения, выход которого подключен к первому входу третьего элемента И, выход которого подключен к первому входу элемента ИЛИ и к информационному входу первого триггера, выход которого подключен к первым входам четвертого и пятого элементов И, выходы которых подключены соответственно ко второму и к третьему выходам блока, информационные входы третьей группы которого подключены соответственно к информационным входам вторых групп второго и третьего узлов сравнения, выход элемента ИЛИ подключен ко входу первого элемента НЕ, ко входам синхронизации второго, третьего и четвертого триггеров и к седьмому выходу блока контроля, первый, второй и третий информационные входы четвертой группы которого подключены соответственно ко входам установки в единицу второго, третьего и четвертоого триггеров, выход второго триггера подключен к пятому выходу блока и ко входу второго элемента НЕ, выход которого подключен ко вторым входам первого и третьего элементов И, выход первого элемента И подключен ко второму входу элемента ИЛИ и к информационному входу пятого триггера,выход которого подключен ко второму входу четвертого элемента И и к первому входу шестого элемента И, выход которого подключен к первому выходу блока, выход третьего триггера подключен к шестому выходу блока и ко входу третьего элемента Н Е, выход которого подключен к третьему входу третьего элемента И и ко второму входу второго элемента И, выход которого подключен мационному входу шестого триггера, выход которого подключен ко вторым входам пятого и шестого элементов И, выход четвертого триггера подключен к четвертому выходу выход которого подключен к третьим входам первого и второго элементов И, выход первого элемента НЕ подключен ко входу элемента задержки, выход которого подключен к восьмому выходу блока, вход запуска которого подключен ко входу запуска генератора тактовых импульсов, выход которого подключен ко входам синхронизации первого, пятого и шестого триггеров,Заявляемое техническое решение отличается от прототипа наличием третьего вычислительного узла, третьего блока сопряжения, мажоритарного узла, (Н/3:1) блоков контроля и новой организацией связей.Предложенное решение осуществляется с помощью известных в науке и технике блоков и элементов, Однако рещение, содержащее предложенный состав и соединение указанных блоков, нам неизвестно. Кроме того, достигнуто новое свойство совокупности указанных известных блоков, отличное от свойств, присущих в отдельности каждому отличительному признаку- по 10 вышение эффективности обработки откорретированных данных надежности системы и сокращение времени на конечную обработку данных за счет организации проверки входной информации, передачи функций отказавших блоков обработки информации блокам из ненагруженного резерва и передачи вычислительным блокам следующего уровня проверенных и откорректированных данных,На фиг,1 приведена структурная схема 20 предлагаемой системы; на фиг.2 - пример реализации блока контроля; на фиг.З. - пример реализации вычислительного блока; на фиг.4 - схема соединения вычислительных блоков с блоками сопряжения и узлами вво- .25да-вывода; на фиг.5 - алгоритм работы вычислительного блока; на фиг,6 - алгоритм работы вычислительного узла; на фиг.7 - пример реализации генератора импульсов; на фиг,8 - пример схемы соединений генераторов импульсов; на фиг.9 - пример реализации процессора; на фиг,10 - примерреализации буферного регистра. На фиг.1 позицией 11, 12, 1 з обозначены 35 вычислительные блоки, 141 н-з - вычислительные узлы; 21, 22, 2 з - первый, второй и третий блоки сопряжения; 242 н-з - узлы ный узел; 7 - расширитель магистрали; 8 - арбитр магистрали, 9 - первая шина контроля информации; 10 - линия сигнала неисп 1 авности в триаде блоков обработки нформации; 11 - линия сигнала прерывания программы; 12 - шина синхронизации;13- линия сигнала отключения неисправного вычислительного блока; 14- линия сигнала включения резервного вычислительного 50 блока; 15 - вторая шина контроля информации; 161,16 м - группа информационных входов-выходов системы, На фиг,2 позицией 171174 обозначены элементы НЕ; 18 ь 186 - элементы И;191.196 триггеры; 20 - элементы ИЛИ; 21 - 55 элемент задержки; 22122 з- первый , третий узлы сравнения; 23 - линия сигнала откнопки выбора резервного вычислительного блока; 24 - генератор тактовых импульсов,сопряжения; 313 н - узлы ввода-вывода;414 нуз- блоки контроля; 5151 н - группа вычислительных блоков; 6 - мажоритар На фиг.З позицией 25 обозначен первыйрегистр данных (например 585 ИР 12): 26 -второй; 27 - первый элемент ИЛИ; 28 -источник питания; 29 - передатчик (например 559 ИП 1); 30 - устройство управлениявводом-выводом; 31 - устройство ввода-вывора; 32 - постоянное запоминающее устройство (ПЗУ); 33 - оперативноезапоминающее устройство (ОЗУ); 34 - линиясигнала от клавиши включения постоянногонапряжения; 35 - линия сигналов питания;36 - линия сигнала "ОСТАНОВ"; 37 - магистраль "ОБЩАЯ ШИНА"; 38 - процессор; 39- шина сигналов АДРЕС/ДАННЫЕ, СИА; 40- второй элемент ИЛИ; 41 - линия сигнала"ВЫВОД"; 42 - линия сигнала "ПРТ"; 43 -линия сигнала от клавиши "ТАЙМЕР",На фиг.7 позицией 44,49 обозначеныинеерторы; 5057 - элементы И-НЕ; 58, 59- элементы НЕ; 6067- элементы И-НЕ; 68,69 - элементы И, 70 - генератор импульсов; .71, 72 - элементы ИЛИ; 73, 74 - ждущиемультивибраторы (например 155 АГ 1); 75, 76- мажоритарные элементы; 77 - передатчик(например 559 ИП 1);На фиг,9 позицией 78 обозначен узелАЛУ; 79- узел микропрограммного запоминающего устройства; 80 - узел управления;81 - дешифратор спецсигналов; 82 - формирователь тактовых последовательностей01,04 (например рис. 5,78 в 3); 83 - узелвнутреннего ввода; 84-дешифратор ВУ; 85- мультиплексор канала; 86- резидентнаяпамять; 87 - узел управления каналом; 88 -узел управления прерыванием; 89 - узелпредоставления канала; 90 - приемо-передатчики канала; 91 - магистраль микроканала; 92 - линия сигнала ВУ; 93 - шинаДАОО 15; 94 - шина сигналов СИА, БАЙТ,ВВОД, ВЫВОД, СИП; 95 - -"- РГН, СБРОС,РАБОТА; 96"- ПИТ, ПОСТ, ОСТ, ПРТ, ТПР,ППР; 97 "- ТПД, ПВ, ППД,На фиг.10 позицией 98, 99 обозначенытриггеры (цепи установки Р и 5 соединены с(например 555 ИР 26); 101, 102 - линия сигнала адреса АО, А 1; 103 - линия сигналаСИА.Система (фиг,1) содержит три вычислительных блока 11, 12, 1 з, три блока 21, 22, 2 зсопряжения, группу из вычислительных блоков 5, (Н/3 - 1) блоков 4 контроля, мажоритарный 6 узел, расширитель 7 магистрали, 8арбитр магистрали, причем каждый блок 5 ьгде 1 = 1 К, содержит блок сопряжения 2 Угде у = 4 К, вычислительный блок 1 у, узелсвязи 3 и группу информационных 16116 мвходов-выходов системы, информационныевходы-выходы системы соединены с входами-выходами узла 3 связи, входы-выходы5 10 15 20 25 30 35 40 45 наковым адресам ячеек с целью упрощения50 программ хранения, обработки и контроля. После записи в память первой порции которого соединены с первыми входами-выходами вычислительного 1 у блока, вторые входы-выходы которого соединены с первыми входами-выходами блока 2 У сопряжения, вторые входы-выходы которого являются входами-выходами блока 5, первые входы- выходы блока 21 сопряжения соединены с первыми входами-выходами блока сопряжения 22 и 2 з, первые входы-выходы расширителя 7 магистрали соединены с первыми входами-выходами блоков сопряжения 212 з и входами-выходами вычислительных блоков 515 з, вторые входы-выходы расширителя 7 магистрали соединены с входами- выходами 8 арбитра магистрали и входами-выходами блоков 5 кк, входы- выходы вычислительных блоков 11, 12, 1 з соединены со вторыми входами-выходами блоков сопряжения 21, 22, 2 з соответственно, группы входов 9 каждого блока 4 контроля соединены с соответствующей группой выходов вычислительного узла 1 каждого из трех блоков 5, первый и второй вход вычислительного узла 1, каждого из трех блоков 5 соединены соответственно с первым 14 ки вторым 13 к, третьим 14 ки четвертым 13 к, пятым 14 к и шестым 13 к выходами каждого блока 4 контроля, седьмой выход 11 которого соединен с третьими входами вычислительных узлов 1, каждого из трех блоков 5, четвертые входы которых соединены с восьмым 10 выходом 4 блока контроля, вторые 13 входы узлов 1 соединены с 16 у+2-ми входами узла 3 связи каждого из трех блоков 5, первые группы выходов 9 к+1 первого 11, 9 к+2,второго 12 и 9 к+з, третьего 1 з вычислительных узлов соединены соответственно с первой, второй и третьей группой входов, группой входов 4 блока . контроля, первый 14 к+1 и второй 13 к+1, третий 14 к+2 и четвертый 13 к+2, пятый 14 к+3 и шестой 13 к+з выходы которого соединены соответственно с первыми и вторыми входами первого 11, второго 12 и третьего 1 з вычислительных узлов, третьи входы которых соединены с седьмым 11 к+1 входом 4 блока отроля, восьмой 10 к+1 од котороо соединен с четвертыми входами вычислительных узлов 11, 1 и 1 з, вторые группы выходов которых соединены с группами входов 151, 152 и 15 з мажоритарного 6 узла, группа выходов которого является информационной группой выходов системы, четвертая группа входов 12 каждого 4 блока контроля соединена с его девятым выходом и с соответствующей группой входов и выходов вычислительного узла 1 каждого из трех блоков 5 н.5 н. четвертая группа входов 12 нуз+14-го блока контроля соединена с его девятым выходом и с соответствующей группой входов и выходов первого 11, второго 12 и третьего 1 з вычислительных узлов, В системе блок сопряжения 2 реализован на базе устройства для сопряжения двух вычислительных блоков 2 и входящего в него блока 37, Узел ввода-вывода 3 реализован на базе блока связи 7. Мажоритарный узел может быть реализован на базе любых мажоржитарных элементов,Каждая триада вычислительных блоков подключена к одной группе 16 ь 16 м внешних источников информации. Входы 231332 и 23 з блоков контроля 4 подключены к кнопкам установки резерва, Выходы 10 блоков 4 соединяют с сигнализацией о неисправности, Один из блоков 5 каждой триады устанавливается в холодный резерв (путем подачи сигнала от кнопки установки резерва). Рабочие блоки каждой триады 51 - 5 з , 5 н- 5 к производят сбор и обработку информации по одинаковым программам, хранящимся в вычислительных узлах 1 (алгоритм программы приведен на фиг.5). Каждая триада блоков обработки информации имеет свою обслуживающую программу П). В каждом блоке 5 обработки информации данные от одних и тех же внешних устройств 16116 лл (общее количество ВУ системы определяется величиной М х К(3) поступают в узел ввода-вывода 3, в которых формируются М - программно доступных флажков готовности и флаг исправности. Узлы 1 производят чтение флажков готовности, Обнаружив по активному флажку) ВУ, готовое к обмену, узел 1 переходит на программу обслуживания этого ВУ. В соответствии с этой программой узел 1 осуществляет ввод "порции" информации из ВУ и вывод управляющих сигналов и вывод управляющих сигналов в ВУ через узел 3, Ввод информации в узлы 1 из ВУ триад производится синхронно по программным меткам от ЭВМ, привязанным к тактовым импульсам шины 12, причем период меток синхронизации должен быть меньше периода изменения выходных сигналов, Поступая из ВУ триад информация хранится в одинаковой области памяти узлов 1 по одиинформации два блока триады переходят на программу последовательной выборки, по какому-либо периодическому закону, информации из некоторых одноименных ячеек и пересылки ее в регистр 25, Запись информгции в регистр 25 происходит по сигналам В Ы В ОД 41, поступающим из магистрали 37, чтение регистра 25 и перезапись информации из него в регистр 26 происходит посигналам от генератора 24. На фиг,9 и 10 показаны адресный селектор буферного регистра и схема формирования управляющих сигналов СИА, ВЫВОД, СИП в процессоре. В исходном состоянии выходы регистров 25 и 26 находятся в высокоимпедансном (одинаковом) состоянии и после операции записи на выходах 9 появится информация иэ одноименных ячеек памяти. Далее эта информация поступает в блок контроля 4, который, при обнаружении неисправности, отключит неисправный вычислительный узел 1 в блоке 5 и подключит резервный вычислительный блок, При этом блок 4 переведет по сигналу 11 прерывания исправные узлы 1 триады на программу повторного опроса ВУ (внешние устройства должны хранить порции информации до момента появления сигналов повторного опроса), Затем вычислительные узлы 1 произведут анализ наличия сигнала отключения и при отсутствии его (каналы 5 исправны) перейдут к сбору следующей порции информации, Закончив сбор информации, вычислительные узлы 1 приступят к ее обработке с пересылкой результата в одноименные ячейки области памяти, предназначенной для обмена результатами вычислений с устройствами следующей ступени.Вычислительные блоки 111 з (один из них находится в резерве) производят по одинаковым программам поочередной опрос (через блоки сопряжения 21 2 з, 2 у), чтение и анализ флажков 13 неисправности в узлах 3. Блоки 111 з, по результатам анализа, исключают из обращения (программно) неисправные блоки 5 и производят пересылку результатов обработки из памяти узлов 1 в свою память. Исключение из программного обращения неисправных блоков 5 позволяет при дальнейшей обработке (сортировке и т,д,) работать вычислительным блокам 111 з только с откорректированной информацией, что дает возможность исключить дополнительные операции контроля, анализа, сравнения и т,д, получаемых результатов обработки и позволяет снизить затраты времени на общие программные операции. После сбора результатов первичной обработки вычислительные блоки 11,.1 з производят сортировку и окончательную обработку (проведение арифметических операций, редактирование, составление таблиц и т,д,) информации. При этом вычислительные блоки 111 з в определенные моменты времени, определяемые программами, формируют контрольные сообщения, которые пересылаются в регистры 25, 101520 30 35 40 45 50 55 Перезапись информации в регистр 26 производится тактовым импульсом одновременно с чтением регистра 25. При отсутствии сигнала неисправности на линиях 10 информация с выходов регистров 26 поступает в мажоритарный узел, который формирует на информационном выходе код сообщения по методу голосования два из трех, Поочередное подключение блоков111 з к исправным каналам каждой триады, для их обслуживания в соответствии салгоритмом (фиг.6), осуществляется блоком 8 арбитра магистрали с одновременнымразрешением конфликтных ситуаций, возникающих между блоками сопряжения212 з, 242 к+4 при их одновременной попытке захвата магистрали, Расширитель магистрали обеспечивает восстановление временных соотношений сигналов в магистрали.Описание работы и структурные схемы блока сопряжения 2, блока ввода-вывода 3, расширителя 7 и арбитра магистрали 8 приведены в а,с, 1424024 (фиг.29),Работа блока контроля одной из триад,например 41(фиг,2) происходит следующим образом.После включения питания оператор формирует сигналы СБРОС (например от кнопки), поступающие на входы установки в ноль триггеров 191.19 г блока 4 (для упрощения рисунка сигналы СБРОС на фиг.2 не показаны), Информационные входы триггеров 191,19 з соединень 1 цепью "ОБЩ", Входы установки в единицу триггеров 194196 установлены в нулевое состояние,Перед началом работы оператор выбирает резервные каналы и нажатием кнопки выбора резервного канала подает на один иэ входов 23123 з сигнал низкого уровня (например, на вход 23 з, т.е, в триадах резервные каналы третьи - 5 з, 56.5 к), Триггер 19 з устанавливается в единичное состояние и на выходе элемента НЕ 17 з появляется сигнал низкого уровня, запрещающий прохождение сигналов через элементы И 182 и 18 з. В триаде работают вычислительные блоки 14 и 15, информация с выходов 91 и 92 поступает на входы элементов сравнения 22122 з, При равенстве информации (канал исправен) на выходе элеметов сравнения имеется потенциал низкого уровня, поступающий на выходы элементов И 181,183. Появление сигнала высокого уровня на выходе элементов сравнения 222 и 22 з(неравенство входной информации, т.к, блок 16 не работает) не изменит состояния элементов И 182 и 18 з за счет наличия низкого уровня на выходе элемента НЕ 17 з. При появлении неисправноти в вычислительном блоке (на1 Р)5488 пример 51). при неравенстве информации на выходах 191 и 192, на выходе элемента сравнения 22 появится сигнал высокого ровня, который пройдет через элемент И 18, переведет триггер 191 в единичное состояние и сформирует на выходе элемента ИЛИ 20 сигнал неисправности высокого уровня, который, поступая на входы синхронизации триггеров 191,19 з установит триггер 19 з в нулевое состояние, сигнал с его выхода 14 з поступит через элемент ИЛИ 27 в блок питания 28 и произведет включение блока 16На выходе элемента НЕ 17 з появится потенциал высокого уровня, разрешающий прохождение сигналов через элементы ИЛИ 182 и 18 з, одновременно сигнал неисправности по цепи 10 поступит в систему сигнализации через инвертор 17 д и элемент задержки 21, с Лй задержкит включения, на вход элементов ИЛИ 40 блоков 1,1. На выходах этих элементов сформируется сигнал прерывания по таймеру, который переведет вычислительные блоки 116 на программу повторного опроса ВУ, одновременно с этим сигнал в цепи 10 запретит чтение информации из регистра 2 б. Блоки 1 а.16 произведут повторный опрос ВУ и на выходах элементов сравнения сформируются сигналы высокого уровня (в результате сравнения информации из неисправного блока 51 и исправного введенного в работу резервного канала). Сигнал высокого уров 5 10 15 20 25 30 Формула изобретения Система обработки информации, содержащая первый и второй вычислительные блоки, группу из Н вычислительных блоков, первый и второй блоки сопряжения. арбитр магистрали и расширитель магистрали, причем информационные входы-выходы первой группы первого вычислительного блока подключены соответственно к информационным.входам-выходам первой группы первого блока сопряжения, информационные входы-выходы первой группы второго вычислительного блока подключены соответственно к информационным входам-выходам первой группы, второго блока сопряжения, информационные входы-выходы второй группы первого блока сопряжения, информационные входы-выходы второй группы второго блока сопряжения и информационные входы-выходы вычислительных блоков с первого по Н/2-й группы соединены через первую магистраль и подключены соответственно к информационным входам-выходам расширителя магистрали, информационные входы-выходы второй ня с выхода элемента сравнения 22 з, через элемент И 18 з, произведет установку в единичное состояние триггер 196 и формирование на выходе элемента И 18, сигнала отключения высокого уровня. который по цепи 131 поступит в блок связи 3, где будет определяться как фла исправности, на вход элемента ИЛИ 29. где произведет останов вычислительного блока 14 и перевод его в режим связи с пультовым терминалом. Оператор, получив по цепи 10 сигнал о неисправности канала, нажатием кнопки в цепи 231 устанавливает его в резерв (заблокирует), нажатием кнопки СБРОС переведет триггеры 19196 в нулевое состояние, запустит программы диагностики и ремонта неисправного блока обработки информации, определяет неисправный узел, оперативно заменяет его, тестирует отремонтированный канал и включает его в работу.Таким образом, использование изобретения повышает достоверность обрабатываемой информации, эффективность ее обработки и надежность системы за счет проверки входной информации и передачи функций отказавших узлов блокам из ненагруженного резерва. Поступление на конечную обработку откорректированных данных позволит уменьшить время их обработки и выдачи для выполнения следующих операций. группы которого через вторую магистраль соединены соответственно с информационными входами-выходами первой группы вычислительных блоков с (Н/2 + 1)-го по Н-й и подключены соответственно к информационным входам-выходам арбитра магистрали, информационные входы-выходы групп с первой по Н-ю системы подключены соответственно к информационным входам-выходам вторых групп вычислительных блоков с первого по Н-й группы, при этом каждый вычислительный блок группы содержит узел сопряжения, вычислительный узел и узел ввода-вывода, причем в каждом вычислительном блоке группы информационные входы-выходы первой группы блока подключены соответственно к информационным входам-выходам первой группы узла сопряжения, информационные входы-выходы второй группы которого, подключены соответственно к информационным входам-выходам первой группы вычислительного узла, информационные входы-выходы второй группы которого подключены соответственно к информационным входам ВЫХОДВМ ПЕРВОЙ ГРУППЫ УЗЛа ВВОДВ-ВЫВОДВ информационные Входь-выходы второй группы которого подключены соответствен но к информационным входам-выходам второй группы блока, о т л и ч а ю щ а я с я тем, что, с целью повышения надежности системы за счет передачи функций отказавших вычислительных блоков блокам из ненагруженного резерва и коррекции обрабатываемых данных, она содержит третий вычислительны блок, третий блок сопряжения, мажоритарный узел и с первого по(Н/3 + 1)-й блоки контроля, при этом управляющие входы-выходы а-го, (а+1)-го и (а+2)-го Вычислительных блоков группы(где аН) через (а+2)/3-ю магистраль управления подключены соответственно к входу запуска (а+2)/3-го блока контроля, информационные выходы а-го. (а+1)-го и (а+2)-го вычислительных блоков группы подключены соответственно к информационным входам первой, второй и третьей групп (а ф 2)/3-го блока контроля, первый, второй и третий выходы которого подключены соответственно к входам останова а-го, (а+1)-го и (а+2)-го вычислительных блоков группы, четвертый, пятый и шестой выходы (а+2)/3-го блока контроля подключены к входам запуска а-го, (а+1)-го и (а+2)-го вычислительных блоков группы. седьмой выход(а+2)/3-го блока контроля подключен к управляющим входам а-го, (а+1)-го и (а+2)-го вычислительных блоков группы, восьмой выход (а+2)/3-го блока контроля подключен к входам прерывания а-го, (а+1)-го и (а+2)-го вычислительных блоков группы, информационные входы-выходы первой группы третьего вычислительного блока подключены соответственно к информационным входам-выходам первой группы третьего блока сопряжения, информационные входы-выхо- ды второй группы которого через первую магистраль подключены к информационным входам-выходам вторых групп первого и второго вычислительных блоков, к информационным входам-выходам первых групп вычислительных блоков с первого по Н/2-й группы и к информационным входам-выходам первой группы расширителя магистрали, информационные выходы первых групп первого, второго и третьего вычислительных блоков подключены соответственно к информационным входам первой, второй и третьей групп (Н /3 . 1)-го блока контроля, информационные выходы второй грчппы первого, второго и третьего Вычислительных блоков подключены соответственно к информационным входам первой, второй и третьей групп мажоритарного узла, выходы которого подключены соствтсв:ннс к инфорляционным Выходам сисемы, управляющие Входы-выходы первого, второго и третьего вычислительных блоков через а 2)/3 1)-ю магистраль управления соединены между собой и подключены соответственно к входу запуска (Н/31)-го блока контроля, первый, второй и третий выходы которого подключены соответственно к входам останова первого, второго и третьего вычислительных блоков, четвертый, пятый и шестой выходы (Н/3+ 1)-го блока контроля подключены соответственно к входам запуска первого, второго и третьего вычислительных блоков, седьмой выход (Н/3+ 1)-гоблока контроля подключен к управляющим входам первого, второго и третьего вычислительных блоков, восьмой выход (Н/3 +1)-го блока контроля подключен к входам прерывания первого, второго и третьего вычислительных блоков, с первой по (Н/3 +1)-ю группы входов задания резервных каналов системы подключены соответственно к информационным входам четвертых групп блоков контроля с первого по (Н/33+ 1)-й, при этом в каждом вычислительном блоке группы управляющий вход вычислительногоблока подключен к входу запуска тестовыхпроверок вычислительного узла, вход прерывания вычислительного блока подключенк входу прерывания вычислительного узла, вход запуска вычислительного блока подключен к входу запуска вычислительного узла, вход останова вычислительного блока подключен к управляющему входу блока ввода-вывода и к входу останова вычислительного блока, управляющие входы-выходы группы которого подключены к управляющим входам-выходам вычислительного узла, причем каждый блок контроля содержит генератор тактовых импульсоВ, первый, второй и третий узлы сравнения, с первого по шестой триггеры, с первого по четвертый элементы НЕ, элемент задержки, с первого по шестой элементы И и элементИЛИ, при этом в каждом блоке контроля информационные входы первой группы блока подключены соответственно к информационным входам первых групп первого и второго узлов сравнения, выходы которых подключены соответственно к первым входам первого и второго элементов И, информационные входы второй группы подключены соответственно к информационным входам второй группы первого узла сравнения и соответственно к информационным входам первой группы третьего узла сравнения, выход которого подключен к первому входу третьего элемента И. Выход ко 1 орого подключен к первому Входу эл мента ИЛИ и к информационному Вход,первого триггера, выход которого подключен к первым входам четвертого и пятого элементов И, выходы которых подключены соответственно к второму и к третьему выходам блока, информационные входы третьей группы которого подключены соответственно к информационным входам вторых групп второго и третьего узлов сравнения, выход элемента ИЛИ подключен к входу первого элемента НЕ, к входам синхронизации второго, третьего и четвертого триггеров и к седьмому выходу блока контроля, первый, второй и третий информационные входы четвертой группы которого подключены соответственно к входам установки в "1" второго, третьего и четвертого триггеров, выход второго триггера подключен к пятому выходу блока и к входу второго элемента НЕ, выход которого подключен к вторым входам первого и третьего элементов И, выход первого элемента И подключен к второму входу элемента ИЛИ и к информационному входу пятого триггера, выход которого подключен к второму входу четвертого элемента И и к первому входу шестого элемента И, выход которого подключен к первому выходу блока, выход третьего триггера подключен к шестому выходу блока и ко входу третьего элемента НЕ, выход которого подключен к третьему входу третьего элемента И квторому входу второго элемента И, выход которого подключен к третьему входу элемента ИЛИ и к информационному входу шестого триггера, выход которого подключен к вторым входам пятого и шестого элементов И, выход четвертого триггера подключен к четвертому выходу блока и к входу четвертого элемента НЕ, выход которого подключен к третьим входам первого и второго элемента И, выход первого элемента НЕ подключен к входу элемента задержки, выход которого подключен к восьмому выходу блока, вход запуска которого подключен к входу запуска генератора тактовых импульсов, выход которого подключен к входам синхронизации первого, пятого и шестого триггеров.