Система последовательного финитного управления конечным состоянием линейных стационарных динамических объектов

равление. М.: ОВАТЕЛЬНОГО ФИКОНЕЧНЫМ СОСТОЯОНАРНЫХ НАМИЧЕСистема во вретенияравчес ател ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР ПИСАНИЕ ИЗОБРВТОРСНОМУ СВИДЕТЕЛЬСТ(54) СИСТЕМА ПОСЛЕДНИТНОГО УПРАВЛЕНИЯНИЕМ ЛИНЕЙНЫХ СТАЦИ ДИКИХ ОБЪЕКТОВ(57) Изобретение относится куправления динамических объекименно объектов с постояннымимени параметрами. Целью изобрявляется повышение точности упления конечным состоянием динкого объекта. Система последа,80146753 ного финитного управления содержитобъект управления 1,блок исполниных органов 2, блок датчиков состния 3, первый блок 4 источников пос.тоянных напряжений, блок 5 вычисления коэффициентов передачи, запоминающий элемент 6, ключ 7, первый инвертор 8, второй блок 9 источниковпостоянных напряжений, блок 10 запуска, первый 21, второй 20, третий 11,четвертый 19 и пятый 15 блоки матричного умножения, суМматор 12, первый блок 13 формирования переходнойматрицы объекта, блок 14 заиоминающих элементов, таймер 16, второй инвертор 17, блок 18 матричного вычитания, второй блок 22 формированияпереходной матрицы объекта, элемент23 задержки. 1 з.п, ф-лы, 7 ил.1467534 В, Хром ставител хред А.К Корректор М. Демчик ктор В. Данк к Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагари Заказ 119544 Тираж 788 . . ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5146753 30 Сист ема управления от н оситс а к системам управления движением динамических объектов, а именно объектов с постоянными во времени параметрами, динамика которых достаточно полно описывается линейными обыкновенными дифференциальными уравнениями (хорошо известны пропорциональные регуляторы состояния объектов указанного класса).Целью изобретения является повышение точности управления конечным состоянием динамического объекта.На Фиг, 1 представлена блок-схема системы последовательно финитного управления; на фиг. 2 - функциональная схема блока вычисления коэффициентов передачи; на фиг, 3 - функциональная схема блока формирования переходной матрицы объекта управления; на фиг. 4 - функциональная схема блока матричного умножения; на фиг. 5 - функциональная схема блока вычисления определителя матрицы; на 25 фиг. 6 - функциональная схема блока вычисления определения матрицы пониженного порядка; на фиг, 7 - функциональная схема блока обращения матрицы.Система последовательного управления содержит объект 1 управления, блок 2 исполнительных органов, блок 3 датчиков состояния (положения), первый блок 4 источников постоянных на-. пряжений, блок 5 вычисления коэффи 35 циентов передачи, запоминающий элемент 6, ключ 7, первый инвертор 8, второй блок 9 источников постоянных напряжений, блок 10 запуска (кнопку "Пуск" ), третий блок 11 матричного умножения, сумматор 12, первый блок 13 формирования переходной мат" рицы объекта, блок 14 запоминающих элементов, пятый блок 15 матричного умножения, таймер 16, второй инвер 45 тор 17, блок 18 матричного вычитания, четвертый 19, второй 20 и первый 21 блоки матричного умножения, второй блок 22 формирования переходной матрицы объекта и элемент 23 задержки. 50Блок 5 вычисления коэффициентов передачи (фиг. 2), содержит первый 24, второй 25 и третий 26 блоки матричного умножения, блок 27 матричного суммирования, источник 28 единич-.,55 ного постоянного напряжения, блок 29 интеграторов(и+1 шт), первый элемент ИЛИ 30, компаратор 31, сум 4 2матор 32, блок 33 вычисления определителя матрицы, блок 34 ключей (и шт.)элемент И 35, первый нуль-индикатор36, блок 37 матричного обращения,блок 38 запоминающих элементов, второй элемент ИЛИ 39, второй нульиндикатор 40,Блок 13 (22) формирования переходной матрицы объекта, функциональнаясхема которого представлена нафиг. 3, содержит блок 4 1 множителей,состоящий из и 2 множителей 42 (ипорядок системы), источник 43 постоянного единичного напряжения, Гг/23матричных квадраторов 44 (- целаячасть от числа; г - порядок иазлоЯ 1жения матричной экспоненты е в ряде =ф.(С) = 1 + (. - , (А ) ), где гвыбирается из условия О(ф11 - иф(с))/Н ф(г)11 Еи 1,которое гарантирует требуемую близость аппроксимации К истинному значению. Для реальных объектов нередко оказывается достаточно г =1-3, (г - 1 - г/2) блоков 45 матричного умножения, (г) блоков 46 делителей напряжения по и 2, делителей 47 в каждом из г блоков 48 матричного суммирования по г матричных сумматоров 49 в каждом.Блок. 11 (15, 19, 20, 21.) матричного умножения, Функциональная схема которого представлена на фиг.4, содержит в общем случае группу .и х к входов и группу ш х к входов и соответственно группу и х т выходов, к х и х ш множителей 50 и ш х и сумматоров 51 на К входов.Блок 33 вычисления определителя матрицы, функциональная схема которого представлена на фиг. 5, содержит последовательно включенные иблоков 52 понижения порядка исходной матрицы, где и - ее порядок. Причем выход первого блока 53 понижения порядка, имеющего четыре входа и содержащего два множителя и сумматор, через делитель 54 подключен к выходу блока 33 вычисления определителя, а к его входам подключены четыре выхода второго блока понижения порядка, состоящего из четырех блоков типа первого. к-й блок 52 (фиг, 6) состоит из к 2 элементарных блоков понижения порядка типа первого блока 53, имеет К 2 выходов и+ 1) входов.б 75344пень (сигналы с выходов 1-го блока, где Е Е(3, и, возводятся соответственно в степень 1-2), перемножают 5ся на множителе 56 с и-мя входами и поступают на второй вход делителя. где Я =1 с,-)с, 1: ,и- )с1 35 1 и 3 =1 п)1 е(А) ")где С, = (-1)М; - алгебраическиедополнения; М;, =деВ,.и,и- миноры (опре Оделители матриц, полученныхиз исходной . сматрицы путемвычеркиваниясоответственно1-й строки и3-го столбца,Функциональная схема блока обращения матриц представлена на фиг. 7. Данный блок состоит из и 2 блоков вьг числения определителей 33 и и дели-. телей 57. Причем значения миноров формируются на выходах блоков вычисления определителей, а алгебраические дополнения формируются за счет .использования инверсных входов делителей для 1 и 3, образующих в сумме .нечетное число. 3 14 Выходы (и - 1) -г о бл ока понижения порядка образуют входы блока 33. При этом сигналы с первого входа блока и первых выходов блоков понижения порядка, начиная с третьего по номеру и выше, после преобразования нелинейными элементами 55, осуществляющими операции возведения в стеМатрицы А )с Ь = 1, и -1) реализуются блоками понижения порядка соответственно с номерами и - 1, т.е. блок 55 реализует матрицу А а блок и - 1 реализует матрицу АА = А - исходная матрица, детерминант которой определяется.Известно, что матрица, обратная матрице А при условии ее невырожденности е А 4 0), определяется выражением Блок вычисления определителя реализует следующий алгоритм Пусть объект управления описывается векторно-матричным уравнением вида . х = Ах ( Вц, (1)где х = (х), . =д,п ) - вектор состояния;А матрица объекта;В . - матрица управ. ,1ления,ц = )и , 3=1,п - вектор управляющих параметров,и требуется его к моменту времени Тперевести из состояния х(1,) = х о всостояние х(Т), Один из законов финитного управления конечным состоянием имеет вид= Ф(,),й,) - переходная (фундаментальная) матрица системы, которая может быть представлена в виде матричной экспонентыф(г,С,) = еТЫ(Т Со) = 1 ф(СО, с ) ВВ ф(СО,С) асбПоскольку для произвольного текущего состояния х(С) рещение системы (1) относительно терминальной точки может быть представлено в видето данное интегральное уравнение может быть переписано в виде системы порядка п с т неизвестными"н (пЗ т)Т ре Ви(Г)й 7 = е х(Т) - е х.(4) Данной системе, как несложно проверить простой подстановкой, удовлетворяет решение вида Тл-дт- е х(й)2,(5)Алгде К(Т, г) =е ВВ е с 1 С (6) В данном соотношении моментыи могут не совпадать (Т Ъ ) вследствие того, что в измерительном тракте присутствует запаздывание й = 7 - Здесь 1 - текущее время, а г. - момент времени, на который приходится используемая текущая информация х(С) о состоянии объектаЗакон управления (5) в отличие от закона (2) позволяет не только учесть запаздывание в информационном тракте, но и корректировать управление с учетом прогноза движения объекта из точки х(С) вточку х(Т) строго за заданное время Т, т.е, осуществлять последовательное финитное управление конечным состоянием.Основными сложностями в реализации закона (5) в общем случае являются: формирование переходной матрицы Ф(0,) = Ф (Г, О) = едля разных значений с, формирование матрицы К(Т, г.) для разных значений , формирование матрицы К (Т, С) - обращения матриц.-дСледует иметь в виду, что е е А ", т,е. в данном случае обращение матрицы не требуется. Кроме 1того, е " = 1 + - , - (Аг)" - может1быть представлено бесконечным рядом, где 1 - единичная матрица. Однако в технической реализации можно ограничиться некоторым усечением данного ряда. В частности, погрешности от приближенного задания матрицы е А легко интерпретируются в погрешности прогноза движения объекта 5 146тх(Т) = Ф(Т, )х(С) +Ф(Т,7) Вц(С) сК("Т,с) = АК("., е) + К( 7, е)А -ВВ. (8) при К(, .) = 0,7 , Тили, что то же,е СО, Т- й 3 . Следует отметить, что для полностью управляемых динамических системматриц К(г.С) является всегда не особои за исключением случаяОднако следует учесть, что вмомент времени= Т матрица К вырождается, и от нее не может бытьвзята обратная. В связи с этим при ЗО реализации необходимо вести контроль детерминанта. Общим правиломобращения квадратной матрицы и х исоответствующиеалгебраическиедополнения; М;1= дейВ, п,40 .иминоры (определители матриц, полученных из исходной матрицы45путем вычеркивания соответственно 1-й строки и1-го столбца),Закон управления (5), (8) объектом (1) реализуется устройством,5 О представленным на фиг. 1, следующимобразом. Значения элементов матрицВ и А объекта управления (1) формируются соответственно на тп х и выходах первого 4 и и выходах второго 955 блоков источников постоянных напряжений, Требуемое время Т завершенияпереходного процесса вводится передначалом этапа управления и фиксиру 7534 6на заданном интервале управленияОТ. В этой связи всегда можетбыть задано некоторое число 11,такое, что усечение ряда считается5удовлетворительным при выполненииусловия( е-е) /е ., Е,д10 где е= 1 + с. - .- (А) , (7)а- норма матрицы.Матрица К(Т, 1) определяется соотношением (6). Однако процедура вычисления данного интервала может бытьзаменена процедурой решения дифференциального уравнения55 ется в запоминающем элементе 6, Вектор е " х(Т), используеиый дляпрогноза невязки требуемого конечного состояния, формируется на выходе блока 11, вводится и фиксируетсяв блоке 14 запоминающих элементов,содержащем п запоминающих элементови имеющем столько же выходов,Таймер 16 предназначен для формирования значений текущего времениуправления. Блоки 13 и 22 в соответствии с выражением (7) формируютна своих п выходах текущие значенияпереходной матрицы системы (1). Блок5 вычисления коэффициентов передачирешает в ускоренном времени дифференциальное уравнение (8) и формирует насвоих п выходах текущее значениематрицы К (Т, ) . Блоки 15 и 18-21служат для реализации ц(т) в соответствии с выражением (5). В частности, на выходе-блока 18 формируетсяех(Т) -,е х1а на выходеблока 20 е "К "(Т, ВГ е" х(Т)-А- е х(С) .Вторые матричные входы блоков 20и 21 матричного умножения предназна=.,чен для транспортирования поступающей на них матричной информации засчет соответствующей коммутации входов этих блоков с выходами блоков 13и 4 соответственно (операция транспортирования предполагает изменениепорядка индексации элементов матрицС=С, =1,п; 3 =1,=1 С 3=1,ш; =1,п. В. блоке 5 (фиг. 2) элементы 26 и 27 формируют правую часть уравнения (8), источник 28 единичного постоянного напряжения формирует пра-. вую часть дифференциального уравнения ,= 1, предназначенного для формирования на скалярном выходе блока интеграторов 29 текущего значения внутреннего (ускоренного) времени блока 5. Сумматор 32 формирует на своем выходе Т - с, а компаратор 31 сравнивает , с Т - С. Блок вычисления матричного определителя 33 формирует на своем выходе с 1 еЫ( , 1) и в случае неравенства данного значения нулю разрешает подачу сигнала К на вход блока 37 матричного инвертирования. Для фиксации текущего значения К (Т, й), г. еО, Т , слу 5 10 15 20 25 30 35 40 45 50 ж 3 т второй блок 38 злпГФп 1 нлк)щх элементов,В блоке 13 (22) формирования переходной матрицы объекта на выходеблока 4 1 множителей, содержащего имножителей 42, формируется текущеезначение матрицы А. Матричные квад-,раторы 44 организуют умножение входной матрицы самой на себя, легко могут быть реализованы с использованиемблока матричного умножения, функциональная схема которого представленана фиг, 4, путем соответствующейвнутренней или наружной коммутациивходов, На выходах матричных квадраторов 44 формируются матрицы (А),где 1 = 1, 2, - номер квадратора,соответствующего целой части отношения г/2, где г - порядок аппроксимации матричной функции е " в соответствии с выражением (7). Таким образом, цепочку матричных квадраторови множителей в блоке 13 завершаетквадратор, если г четное, и множитель, если г нечетное.Блоки делителей 46 напряжения обеспечивают коэффициенты передачи 1/ь,1, 2 для соответствующихчленов ряда (7), Блоки 48 матричногосуммирования содержат п сумматорови осуществляют почленное суммирование сигналов, поступаюдх на одноименные скалярные входы всех матричных входов блока. Следует отметить,что блок 48 выходы которого образуют выходы блока 13, используетсяв усеченном варианте, поскольку сигнал с выхода источника 46 единичногопостоянного напряжения поступаеттолько на и скалярных входов (соответственно с номерами 1, и + 2, 2 ц Ф+ 3, , п), и почленно складываются с сигналами, поступающими на скалярные входы второго матричного входа, имеющие соответственно номера 1,и + 2, , и. Таким образом, изп сумматоров этого блока используется только п сумматоров. Математически данная операция представляетсобой суммирование произвольной матрицы с единичной матрицей 1. Блок матричного умножения, функциональная схема которого представлена на фиг. 4, реализует функцииАкк Вк 1какЬ, ь.=1,п;=1,ш.9 146 753Устройство работает следующим образом.Перед началом управления в блок 6вводят параметр Т, характеризующий5требуемую длительность переходногопроцесса, на матричный вход блока 11подают значение компонент требуемогоконечного положения объекта х(Т) . Работа устройства начинается по сигналу "Пуск", поступающему с выходаблока 10.,По этому сигналу открывается ключ 7, пропуская через блоки8 и 12 на вход блока 13 значение параметра Т. Блок 13 производит вычисление матрицы е , значение компоненткоторой поступает на вход множителя11, формирующего на своем выходевектор ех(Т). Длительность сигнала "Пуск" должна быть достаточнойдля гарантированного срабатыванияблоков 13 и 11, а также записи вектора е " х(Т) в блоке 14. Этим жесигналом запускается таймер 16, Формирующий текущее значение параметра 257 текущего времени,Сигнал "Пуск" через второй скалярный вход поступает в блок 5,где, пройдя через первый элементИЛИ 30, он устанавливает в ноль интеграторы блока 29, и, пройдя черезвторой элемент ИЛИ 39, обнуляет запоминающие элементы блока 38, Послен нокончания действия сигнала Пускключ 7 закрывается и на выходе сум 35матора 12 формируется лишь сигналкоторый поступает на вход блока13, формирующего текущее значениепереходной матрицы е-, На выходетблока 15 формируется матрица е х, 40где= - ь +д, дь - величина задержки, обеспечиваемой элементом 23, Навыходе блока 5 формируется векторК (Т, С), где С =Ф - А - время сучетом задержки, значение которогопоступает на третий скалярный входблока 5 (на первый скалярный входпостоянно поступает величина Т с выхода элемента 6). На выходах блоков18-21 формируются векторные сигналы50в соответствии с приведенным описа,нием работы устройства в статике.Блок 5 работает следующим образом.На выходе элемента 32 постоянно55Формируется временное(таймерное)рассогласование Ь = Т - , котороев компараторе 31 сравнивается с текущим значением внутреннего ускорен 4 1 Оного времени , блока 5, формируемого на (и + 1) -ом выходе блока 29 интеграторовЕсли оказывается, что, - 6 ъ О, то разрешающий сигнал поступает на вход элемента И 35 через элемент ИЛИ 30 устанавливает блок 29 в нулевое состояние К(0,0) = =0 с тем, чтобы процесс интегрирования начинался сначала. Матрицы В и А, задающие параметры объекта управления, поступают соответственно на первый и второй матричные входы блока 5. На выходе блока 24 формируется матрица В Вт, с выходов блоков 25 и 21 снимаются соответственно значения матриц А К( Г 0) и К(7, 0)АВ соответствии с этим на выходе сумматора 27 формируется матричный сигнал АК(7, 0) + К(Г, 0)А - В В (вход два сумматора 27 взят с инверсией) .Блок 33 постоянно вычисляет определитель матрицы К( 0), формируемой на выходе блока 29. Если деК(0) Ф Ф О, то с выхода нуль-индикатора 36 формируется нулевой сигнал, который, поступая на инверсный вход элемента И 35, является разрешающим. Однако элемент И 35 Формирует разрешающий сигнал по условию деК Ф О,- Ьз,О. При этом срабатывает блок 34 ключей, пропуская на вход блока 37 матричного инвертирования сигнал К( Ь, 0), При этом в блоке 38 запоминающих эле - ментов Фиксируются значения матрицы К (Б, 0) . Посл е эт ог о цикл интегрирования в блоке 29 повторяется и в блоке 38 фиксируется новое значение матрицы К " ( 6, О) для изменившегося таймерного рассогласования . В момент, когдастановится равно Т, т.е. когда й- = О, срабатывает второй нуль-индикатор 40, а сформированный им единичный сигнал, пройдя через второй элемент ИЛИ 39, устанавливает в ноль блок 38. При этом управление, Формируемое системой, обнуляется. Процесс управления заканчивается.Преимущества предложенной системы перед известной заключаются в следующем, Известная система осуществляет управление по разомкнутой схеме, т.е, по временной программе, исходными данными при Формировании которой являются лишь начальное и требуемое конечное положение объекта управления. В связи с этим при нали 13 1 л б блока вьшсления коэффинеитов передачи, группа из п вьходов четвертого блока матричного умножения подключена к второй группе из и входов второго блока матричного умножения, группа из п выходов которого подключена к второй группе из п входов первого блока матричного умножения, группа из и выходов которого через блок исполнительных органов пОдключена к входу объекта управления, о т л ич а ю щ а я с я тем, что, с целью повышения точности управления конечным состоянием динамического объекта, она дополнительно снабжена вторым блоком формирования переходной матрицы объекта, пятым блоком матричного умножения и элементом задержки, причем выход второго инвертора соединен с входом элемента задержки, выход которого соединен с третьим входом блока вычисления коэффициентов передачи и входом второго блока формирования переходной матрицы, группа из п входов которого подключена к группе из и выходов второго блока источников постоянных напряжений, а группа из и выходов подключена к первой группе из и входов пятого блока матричного умножения, вторая группа из п входов которого подключена к группе выходов блока датчиков состояния объекта., а группа из п выходов пятого блока матричного умножения свя зана,с второй группой из п входов блока матричного вычитания. 2. Система по и. 1, о т л и ч а - ю щ а я с я тем, что блок вычисления коэффициентов передачи содержит первый, второй и третий блоки матричного суммирования, источник единичного постоянного напряжения, блок из п 2+1 интеграторов, первый и второй элементы ИЛИ, компаратор, сумматор, блок вычисления определителя матрицы, блок из и ключей, элемент И, первый и вто рой нуль-индикаторы, блок матричного обращения, блок запоминающих элементов, причем первая группа из и входов блока вычисления коэффициентов передачи подключена к первой и второй группам из п входов первого блока матричного умножения, вторая группа из и входов блока вычисления коэф-.7534 5 10 15 20 25 30 35 40 45 50 55 фетов ередл 1 соеднес с е 1 вьми группами из и входов второго итретьего блоков. матричного умножения, группы из п выходов первого,второго и третьего блоков матричногоумножения соединены соответственно спервой, второй и третьей группамииз п входов блока матричного суммирования, группа из и выходов блокаматричного суммирования подключенак группе из п 2 входов блока интеграторов, 1(п 2 + 1)-му входу которогоподключен выход источника единичногопостоянного напряжения, группа изи, выходов блока интеграторов подключена к вторым группам из и входоввторого и третьего блоков матричногоумножения, к группе из п 2 входов блока вычисления определителя матрицыи к группе из и информационных входов блока ключей, а (п + 1)-й выход блока интеграторов подключен кпервому входу компаратора, первыйи третий входы блока вычисления коэффициентов передачи подключены соответственно к первому и второму входамсумматора, выход которого соединен свторым входом компаратора и входомвторого нуль-индикатора, второй входблока вычисления коэффициентов передачи связан с вторыми входами первогои второго элементов ИЛИ, первый входпервого элемента ИЛИ связан с выходом компаратора и первым входом элемента И, выход блока вычисления определителя матрицы соединен через первый нуль-индикатор с вторым входомэлемента И, выход элемента И подключен к управляющим входам блока ключей, группа из п 2 выходов блока ключей соединена с группой из и входовблока матричного обращения, вход которого соединен с выеодом блока вычисления определителя матрицы, группаиз и выходов блока матричного обращения подключена к группе из пвходов блока запоминающих элементов,управляющий вход блока запоминающихэлементов связан с выходом второгоэлемента ИЛИ, второй вход которогрсоединен с выходом второго нуль-индикатора, группа из и выходов блока запоминающих элементов соединенас группой из п 2 выходов блока вычиСления коэффициентов передачи.