Устройство для управления памятью видеоинформации

ОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИ134886 ПУБЛИК 9) 15/б , 12/00 ОПИ ИЗОБ НИ ВИДЕТЕЛЬСТВ У КО А( 54 ) УСТР 01 1 СТВ(.) МЯТЬЮ В 1 Ц,0111 Ф (57) 11 эобретеци те:п,)ьой технике кп телевиэцоццы быть испо)ьэовд ратпвцых эапоми систем обработк Д)1 Я У 11 РЛ 1 П 1.Б 11 Я БЛР МА 11 11е относится к вынисли для ци(роной обрдбот .( иэобрджеци 11 и может цо дпя и ПО Э 11( остроеция опестройств (0113) иоцовт НДЮ(ЦИХ вид сос ицформа ит в рд 1 ИИ( 11 Р сей уст Бель иэобьии ники Ропствч э Роццего о о и устр 11 тьк Впдб 1 ок 1 пз регистров отец) СССР 980. цых дбмецойст во рехсто 1 ля эт о ц(р и 1 оицфятибл( ащ е ферцыхОПСЛ)П дрд б ддблок(.11,ЦО В И 3 ВХОДЦЬ)Х день а 7 и 8 Виват ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Харьковский институт рддтроники им. акад, М,К.Янгеля(56) Авторское свидетельствоУ 1043835, кл, И 04 П 5/22,Патент С 1 Л В 4434502,кл, 0 06 Г 15/20, 1984. оэможцостгц 11; ции тманиейч пр чв пепии, содерж6 о к 4 6ресдции,1 1 ИВ) Ътойя ц 7 сюта Его 1 г ь ВаЮ ХиИ РИ Ъ ф фАМаФЮЮ,ФЮхаИЫ ф Щр 3 снн Ея,г РУФА /досдглф (/7 Ю ЛЮ оюы УьмоФР ЕдчГУРог 7 иОдЫ дЕШиРра/77 ОРа 1 Л Сосгавизель А, Пакдактор Е, Конча Техред И.опович Корректор О,Кр;звцона Заказ 5192/5 4/ кая на изводственно-полиграфическое предприятие, г. Ужгород, у.з, роек гцая,Тираж б 70ВНИИПИосударст.зезпзого копо делам изобретений и113035, Москва, гК, Гаушгодпис ноитета СССРткрз.тззй3,Г рзР о з от с л к13 с. -тф " ит.сик для ироной ГрпГтт:л3 пхОГрпж 3 й )жт6,, ч, ззпо )я посроспя Оердтичпх .пняндкших устройств ОЗУ систем сбрдботкп Вдоииформпии.3). Г ре т пп - р псИ 3 ефупсСспз,х Возможностей устрой.3:за счс Г ор пи 3 дцп т 3 схсторо си бьс 3)3 33 Ф 3)мсцсз3 п Фиг.и:зобрджд структурнаясхд Здпоми 3 егс устройства; ндфи . - структуридя с,смп первого иВтзрог блскоз вхо;цых регистров; пдФи.3 - структурная схема блока пдмяти кпдрп и, Фиг.4 - структурнаясхема блокд буфрых р гистрон; ппФиг,5 - сгруктурпя с.сема блока адрес,п,ии; ; фиг,б - временные дидг 3;3 м )ух пик:Ов р;36 сты устрйстнд;на Фиг. 7 -хмд с,3 мрогаия адреса;на Фг.й призелеа тпблица,.Зппоминдюце устрой.тно 3;и., 1содержиг блокИпмяти сдпрд, первый2 и )тор й 3 блоки входпьх ре истров,блок 4 бу 3)ер 3 х регистров, зеьт133. , блп; б п)рсд:Сии, первый 7 изтрои 8 му).з плексор .Зппс.33)3 г.с у тройстно мтзх) 9 бр,6 т,ого )Ос ;3 скпдрп Вход 1 0 .,рс)зо ГО телеЗИ.ЗиспОс си ;3;резы пд 3 сГи 13 й -ход1, сс. 12хрпизпции, вход 3 3рс ж;3 .3 д Ги-Ги ызсзния ) Вхсп 1 4режп .здпд,Иопки с)33 зсп,ерный В:.Од 1 о 3;Виси, втс)рой вход16 .,пп , )тор 3 дцресий Вход 17,третий ддрс сь;и Вход 18, вход 19ус.тпОВс рсжимп считынсзиия-здисипо ст 3 оке или столбцу, 1 лок 1 пдмятик ад)с 3 т иформпционый нхсд 20ход 21 .ЗпВи и сдрсиый вхоп 22,Бо " Гу риьх регистров имеет ин 3 ь,3,3 хол 23. Устройство име т видпХО; 4 брпГтки кадра,вдс Выход "5 и СксСИИ кд,рп, Вторй ь у:ь пс ь, р 8 имеет втрой информ;и.)с 26,Блск 3 и;.Ити кпдрп осуществляетВходхрее ги 3 с 3 и;О 3)мп ) ИОступюпйВ о 2 и зтор.го 3блокВ Вх ;х 3 сИ.т 3 се и и; устрой гнс Р;36,; з;кжз зыдс чу Пс3,х ч Г к 4у.3 3 х ргистрон иВ Ъ ТоТКрдб ГКИ. 31 рншй 2 ИВторйГ. к х регистрВ .луж 13 с.Зл сфм с и то В3; ),, х от;т 3 к аствд, где- 120 нс время выборки адреса;дчительность им 70 нс пульса записи; время сохраненияадреса после эаписи; время цикла счи 1. , ., 190 нс 55 тывание - записьпри обмене информдцией ь ежду датчиком видеоинфорР;и3с и 3и3Гки ,-ОЧ р ди ОЧИТЫПя ИХ6 ЛОКмяс;3)33)3, 3 лок . пуф 3)3 х рИстрон с гущсствлят прием и 33 мпц5и 3 блокапамяти кадрд и Выдачу еен, ус. трй ст зс индик дции. Через ге р Выймультиплексор 7 нд блокпамятикпдрп подпютс 3 упрдвлякшие сигналызппп:и, а через второй мультиплексор 8 - адреса записи-считьвдния, Блок 6 ддресгпии вырабатывает восемь адреСон ЗДПИСИ ИЛИ СЧИТЫВДНИЯ ПО 3 ПЧДЛЬо 3 су адресу, Выставленному с устройства ОГрпботкиеПерз,й 2 и второй 3 блоки Входныхрегистров (фг.2содержат две группы регистров 27 - 34 и 35 - 32, Группы регистров 27 - 34 и 35 - 42 имеютВходы 43 - 50 выГора кристалла ивыхо;Сь 51 - 58.Блок 1 памяти кадра (Фг. 3содержт Восем, модулей памяти 59 - 66,Г 1 здули 59 - 66 памяти имеют информа 25 ционные Входы и адресные Вход 67-74.Блок 4 буферных регистров имеетифорыацоне входы 75-82 (фиг.4) иВосемь регистров 83 - 90,Блок 6 адресации 3 Фг,5 ) содержитВосемь сумматоров 9 - 98, восемькоммутаторов 99 - 106, первый 07 иВторой 108 регистры, первый дешифратор 109, суммдтор 11 О по модулю восемь, второй дешиФратор 111 и эле 35мент ПЕ 112, Сумматоры 91-98 имеютзторые информационззые входь 113120, Коммутаторы 99 - 106 имеют управ.пяюцзе нходы 121 в 1, элемент 112имеет выход 129, Первый 107 и вто 4 О рой 108 регистры имеют соответственно входы 130 и 131, Первый дешифратор 109 имеет информационный вход32, Сумматор 110 по модулю восемьимеет первый 133 и второй 134 входы.На фиг,б предстанлены временныеЗагрдммы двух циклов работы устройм;цн и устрой стном иликадин;190 цс - время цикла зд с си тынли ия.зц цри обмене ицформацией междуО.ЗУ и устройством обработки;время формирова 500 нс Т1 ция выходнойицформлции в блоке 2 входных регистров;время формирондция выходной информации в блоке3 входных регистТ: 500 нс ров.На фиг.7 представлена схема Формирования адреса, гдеА - начальный адрес, поступающийна третий адресный вход 18 отустройства обработки;У - старшая часть адреса А (10разрядов);Х - младшая часть адрегл А (10разрядов);Е - адрес, поступающий на адресный вход 22 блока 1 памятикадра (17 разрядов).Устройство работает следующим образом,ЦиФровой телевизионный сигнал-го кадра поступает ца вход 1 О устройства. На информационных входахрегистров 27 - 34 и 35 - 42 первого2 и второго 3 блоков входных регистров появляются отсчеты входного сигнала. Одновременно на вход 13 устройства подается сигнал "0", кото -рый поступает на входы регистров27 - 34, разрешая запись входной информации в эти регистры, и нд входэлемента НЕ 5. Сигнал "1" с выходаэлемента НЕ 5 подается ца входь регистров 35 - 42, запрещая записьвходной информации и разрешая выдачу ранее записанной информации на выходы 51 - 58, В то же время ца вход12 синхронизации устройства поступаетсигнал тактовой частоты, равной частоте выборки элементов изображения,которьп подается нд стробирующие входы регистров 27 - 34, а на вход 11устройства - сигнал, который за восемь тактов частоты выборки последовательно поступает на входы 43 - 50выбора кристалла регистров 27 - 34,ри 3 .1 цриг к 1,.1;:,сились отсчетов 1 хцгида н рсис тр 2 7 - 34и6 , Тдким б,- зом, н первый блок 2 нхс 1;цых рс игт - 6рв зд вогем тдктон чдгтоть вборк будут записаны вогемь э.емецт 1 изоб -Ражеция,Для телевизиоццогс изображения состандартом разложения 625 строк чиг -ло элементов в строке приблизительноравно 833, Учитывая, что длительностьлктивцой части стройки рднцд 52 мкс,и ограничиваясь 832 элемента изобрджеция в строке, получаем длительность одного элемента изобрджеция62,5 нс. Тдким образом, время Формирования Т, выходной информации в блоке 2 входных регистров элись восьми элементов изображениясоставитприблизительно 500 цс, Следовательно,за время Т можно обратиться к блоку 1 памяти кддрд по адресу, выстав -лецому нд второй алресый вход 1726 устройства, произвести считываниевосьми элементов изображения (.-1)- го кадра в блок 4 бу 1 рцх регистров,запись восьми элементв иобрлжеция-го кддрд из второго блгкд 3 нходВс цых регистров и счиввие информации из блока 1 пдмяти кдпрд по д;ре -сдм, сформированным блоко Ь ддрсании ио начал.ому адресу выставленному нл вход 16 устройгт а ус тройгтном обработки, или же здпись ицфор 36мании, поступивей цд вход 9 от устройствд обработки.Происходит это г.:едующим образо,Одц о вр ленно с с и гн дл ом1 , посту 1 Гзлающим с выхода элемента НЕ 5 ца входы регистров 35 - 42 и разрешающимвыдачу информации цд входы 51 - 58регистров, с входа 14 устройствапоступает сигцд: нд у рнляюше нхо 46 дь первого 7 и торого Я мультиплексоров, разрешая ирохождс це сгиллонс первых цформациоциьх входов муль -тицлексоров нд вьхс 1;ь. В то же время на второй адресный ход 17 ус.тройстна подается адрес слит,ндци- записи, который через пср и входвторогд мультилекгор; 8 посту;стна адресные входы 67 - 7 модуи59 - 66 пдмят. с розр- ссор,иадреса , цдчиц,гя сцпн.нис информации из и;улй 59 - 66:;мти,которая ;о ступа тд, ниц,вход 23 ело,;с 4 сд р " стр.В этот момент нрм, ; :, : 5устройства подается имгульс записи,который нрсходит через первый входерногоуг 1 тип:ексора 7 и пос гуаетна вход 21 эаиси блока 1 памятикадра разрешая заись восьми элелентон 1 зобралени 1 1 - го кадра и модули 59 - 66 мяти, Одовременно импульс эапси 1 одается на вход блока 4 буферпгх регистров, разрешая эапи.ь восьми элементов изображения ( - 1)-го кадра в регистры 83 - 90, откуда Ои остуают на выход 25 устройства. Таким Образом, за время- + , +осуществляется обмен 1 нфсрлг 1 е 1 между датчиком видесинформации и устройством индикапни. ПО Окочгицикла счтываиие 20 запись с Входс устройг гва на управлявце Вхп, ервго 7 и нтсрого 8луьич:ексоров по с гуляет сГ 1 лл,раэршее 11 прох ждене сигналон сВторых входов луль гиеесаров на выход. В г;е веля иа третий адресный ;:оп 18 ус.тро.Стна поступает нач 1 ьны 1 адр "сустройсэ ва обработ 1ки , а 1 а Вход9 - сигнал 0 или1 гсуг.: тнгВ г;1 й выбор режима счи 30 тын;ипя, ацо сто:ебцу или строке1 лгк б л;1:1 и вьграб;ЕтывлетВОСЕГЬ ГЕРЕ СОВКОТОРЫ ЧЕЕз ВТОРОЙ Г.".Од 26 Второго угьтилексор; 8 постуан г иа а;рес 11 е входы 67 - 74 модуле, 59 - б Вмяти, Через времяна Вы; дах лк ду:ей 59 - бб памяти появится ИлКопн,;я и нфор меция, к Оторая череГы: ОЛ 2 устройства поступсст н .трост 1 О б 1;ЕботкиТаким Обра:м за В 1 мяосупествпяетсяФ1 икл счиз ыв 11 1 лн 1 п 1 х 11 з блока 1 1 амяти :,др Г устроство обработки,.111 Врем 1 гоэложно также осуес те 1, л", 1 с1 тыВГния э апсь45 дан 11. х э у 11"1 Ва Обработки В блок 1 иамят 1 каг;ра, Б этом случае с нсда 9 у"1;игва на иформационные вход м у:Ой 59 - 66 па.яти поступ;ют Ее;И 11,е От устройства Обработ 50 ки, 1 лок б;Ерс:и 1 ньграбатВдет ВО селВ а;ере со аи си, Через время 1 с второс вх да 1 б записи устройсГВя нос ус т сигнал за 11 иси которьй через Вторхоп ерного мультиплек 55 сора 7 про:;Гпт на Вход 21 записи блок;г 1 г ят кадрз, разреш,я за с 1 1 аьх 1 1;уги 9 бб Г 1 мятиСгедсн,".л 1 1; Врсл, =, ++ 1,ц 380 нс происходит трехсторонний обмен информацией, причем,( Т,ПО Окончании герного цикла трехстороннего обмена на вход 13 устройстна подается сигнал 1которьп разрешает запись входной информации во второй блок 3 входных регистров и считывание данных иэ первого блока 2 входпх регистров, За время Т(фиг.б) аналогично Описаному осушестнляе гся второй цикл трехстороннего Обмена. Далее работа запоминающего устройства повторяется.Для того, чтобы устройство обработки могло записать или считать одповременно восемь элементов строки или столбца кадра, каждьп из любых восьми последовательно расположенных элементов должен находитьгя н одном из модулей 59 - 66 памяти, Осуществляется это следующим образом, Сигнал с первого адресного входа 11 устройства поступает на входы 43 - 50 выбора кристалла регистров 27 - 34 или 35 - 42, последовательно разрешая запись входных данных в Один из регистров, При этом запись элементов нулевой строки кадра начинается с регистрсн 2 7 или 35, первой строки с регистров 28 или 36, нторой строки - с регистров 29 или 37 и т.д седьмая строка начинает записываться с регистров 31 или 42, а запись восьмои строки аналогична записи нулевойсгроки,Генерация Восьми адресов осуществляется в блоке 6 адресаЕии, который работает н двух режимах - формрование адресов для считынания(записи ) участка изображения по строке или по столбцу, причем сигнал выбора режима поступает с входа установки режима считьвания в запи построке или столбцу 19 устройства,1 ри этом на третий адресный вход 18устройства поступает начальный адресА (1 г.7 ) от устройства обработки,Лдрес Л состоит из 10 разрядов старшей части е адреса и 10 разрядовмладшей части Х адреса, Причем встаршую часть У адреса записываетсяномер строки, в которой находитсяпервый элемент считываемого участкаизсбражения, а н младшую часть адреса Х - порядковый номер этого,элемента н строке.Рассмотрим режимы работы блока 6адре.ации,позволяющие одновременно считать(записатьносеь элементов строкипэ блока 1 памяти кадра, Прп этом"1" будет добавлена в разряд Хадресов считываемых элементов изобра;:;гнил в том случае, если эти элементы за;исаны в блок 1 памяти кадрав разные циклы эапис (например,часть считываемых э:1 ементов изображеппл эаписана в промежуток времени Та другая - в Т;, ггедонательно,их адреса отлпчаютгл друг от другапа "1" в разряде Х .).Формирование апр.сов д;л гчитынаппя (записи) пг столбцу,Формирование адресов при считывании (записи, по столбцу происходиттак же, как и длл счптывашя (записи) по строке, Отличие заклкчаетсяв том, что с входа 19 угтройгтвагоступает сигнал 0 на стробпрующпйвход первого дефратора 09 и входэлемента НЕ 12, Па выходах первогодешифратора 09 формируются сигналы0 , а следовательно, и на первыхвходах 113 - 120 гумматоров 91 - 98,для любой комбинавш сигналов на инФормационном входе дешпфратора. Сигнал "1" с выхода элемента 11 Е 112подается на третьи входы гумматоров Фрмирование адрес.он дя сптынания (записи ) по строке.С входа 19 устройгтва на стробирующ вход первого дешифратора 109и вход элемента 1, 112 поступаетсигнал "1". Сигнал "1" разрешает работу первого дешифратора 109Гигнал "0" с выхода элемента 11 Е 112подается на третьи входы сумматоров91 - 98. Младшая часть Х адреса поступает на вход 130 первого регистра107, а старшая часть У адреса - навход 13 второго регистра 108, С выхода первого регистра 107 семь старших разрядов (Х - Х) младпей части Х адреса поступают на первые входы коммутаторов 99 - 106, а три млэдших разряда (Х, - Х ) - на второйвход 134 сумматора 110 по мсэдулк восемь. С выхода второго регистра 108старшая часть У адреса поступает напервые входы коммутаторов 99 - 106,причем три младших разряда (,подаются на информационный вход 132 26первого дешифратора 109 и первыйвход 133 сумматора 110 по модулю восемь, Таким образом, на первых входах коммутаторов 99 - 106 будет сфор -мирован адрес Е (17 разрядов), который в дальнейшем используется дляадресации блокапамяти кацра,Результат суммирования трех младших разрядов старшей части У и младшей части Х адреса в сумматоре 110по модулю восемь поступает на входывторого дешифратора 11, на выходахкоторого появляются "1" или "0" всоответствии с таблицей на фиг.8,Причем сигнал 1 на одном из управляющих входов 121-128 коммутаторов99 - 106, подключенных к выходамвторого дешифратора 111, разрешаетпрохождение адреса Е с первого входакоммутатора на выход, а сигнал 0 - 4,прохождение адреса Е с второго входакоммутатора на выход, Выходы первогодешифратора 109 подключеы к первымвходам 13-120 сумматоров 91 - 98,значения сигналов на выходах приведены в таблице на фиг,8,Таким образом, .игнал "1" с выходов второго дешифратора 111 подаетсяна один из управляющих входов 12128 коммутаторов 99 - 106, разрешаяЯВпрохождение адреса Е на один из выходов коммутаторов и первый вход одного из сумматоров 91 - 98, Следовательно, на одном из выходов появляетгя апрес перно г гчпэ н;.гмг гаписынаемгго ) .элемента стрс 1 кп, остал, -пые гем. адрегоэ . пгпучаютсл поглг:ос.едонательнгго пргхгжпенл этсэ ладреса через сумматгры 91 - 98 иоставиесл семь коута 1 ров. При этом порядок прсхождеппл следуюш, Апре с К с выхода одно го и з кгммутаторгв поступает на вход подклю енного к нему сумматора, гдг в разряд Хк адресу .". прибав яетсл "1" или "0" г. перв.х входов 113 - 1 О, а н разОн с трет х н гдов сумматоров. Палее с выхода сумаэора адрес . подаетсл на второй вход гледующего коммутатора, пргхсэдт наего выход и поступает па второй входследующего суммаора. Остальные суматгры и ком".утатоэы адреспроходят аналогичг, Г выхода соседн.го вос,.ого сумматора апрес К поступаетпа втгрой вхсд коммутатора, г кгторого начаггь формронание адресови сигнал "1 на управляюе. вхопе которо го э апрс.щает прсэхожпс ние этого адреса с вхгца на выход коммутатора,Следовательно, на входах коммутаторов будут выстанлсп восемь адресов9- )й, Нс) )т 1 у и) с.и 11)охс)жнецЯ;Д)Р Р цс)" 31 д 1 влтс ИвЛ" 1 ЕР НО ГОст)316 цл чс ре з. Ч ИТ 113 РМ) 1 О ):РМРИ Т Л с)ммтор9- 98 и д дОМ И 3 СУММЛТОрс)Н "1" с)блнлеция н клжс) в рл 3 ряд " .Ил 9О фОр)И- .)лемецтон столбНЬ 1 ХОЛХ КОМУЛ Л Т)РОВ руют ся л;р е .л н О сьми ца.Таким с)брлзом, предлагаемое устро 1-О СТВО ПОЗВОЛЯЕТ РеаЛИЗОватЬ тРЕХСтОРОННий ОбМЕИ Ицфпрсаципй И Ирн Зт)МГ)дно 1)реле ццс)Р сНтылциР или .3 лГи сь Восьми 33 ел.ИтоВ иобржени Я по строке и.гн 1 с.то.16 иу)то д)Рт возложцостьпримсить его В системах цифровой Обрлготки игобрл)кс ций, работающих 3 Рел,цом млссятл 6 нРемеци,Формула и)обретения 201. Уст ростнс) д)я упрлвлс ция пллятью 13 идес)информ;1 ции, соде рж 3 Цее блок лмяи к,дрл, блок л;реслции, блок буферных ре истрон, ицформлциоццый вход ко:Орого соеди;ец с выходом бло) ка лмяти ь;дрл, О т л и ч ю щ е ес я тем, что, с цепью рлс ши 1)енияфуцс,;Оц,ль)Ьх но 3 можцостей устройВХОДНЫХ РсСТРОБ Я Висяс)ТСЯ Н косОМ :)5цифрсногэ) тс це)изио)но о сицала устройстьл, цф)рм;шиоццьп вход блокапамяти клира Является входом обработанНОГО идеОГигц)л кадра устройгнл И СОСД 111 Е 11 С Н 1 ходОМ ГЕрВОГО И ВТОро сго блоков входцл 1 х регистров, первыйадресный вход устройства соедиценс вход,и ньборл регистра первогои второ о 6 ок,)н ре истров, строби -РУЮЩВЕ НХОДЬ КОГ)РЫХ СОЕДИНЕНЫ С ВХОДОм с цх)Оци 3 ции ус гройст 133 Вход РЕЖИМ Л:3 Л;.ИСИ-СцсТЫВЛНИЯ УСтРОйетиа соедицц с входом разрешения записии выдачи ицс),)р",)ции первого б.ока входных регистров и через элемент 5011 Е с Входо 1 разрешения записи и вьдачи 1 форл;ции второго блока входных Гхс)3; режима записи и устал ус: (к)иства соединен с реги трон,ИНКИ ЛРСС упрлвлсяющцм го мульгипл н 3)длми первого и второек.с рс)н, выход первого ЛУЛЬТП)сКсс)РО :Оединен с входом ЗЛ - циси бц)к,;л )кл.1 рл, первый вход 3 Инги;Ст )с)1. Н, СОЕдИИЕН С ЕрНЫМ сгва зл счет организации трехстороннего обме,л,рллце 1, н цего ннеде - 30цы пг;)13 ый и второ блоки входных регистр)н, первый и второй му:ьтицлексорь, эле "ецт 11 Г, причем информлциоцные вхосы НГ рсс г) и второго блоковИнф) РМ 3 ЦИОИЦЬ 1 М ВХР,)Ч ЦЕРН)11 МУЛЬТИилексорл и с лх)дол записи блокабуферных регистров, выход которогоЯВЛЯЕТСЯ НисРОНХОДОМ ИНДИКНЦИИ КЛДра устройства, вторй вход записиустройства соедицец с вторым информационным входом первого мультиплексора, вход установки режима считывания-записи по строке или столбцуустройства соединен с первым информациоцым входом блока адресации, первый информационный вход второго мультицпексорл является вторым адреснымвходом устроиствл, второй ицформациоГь 33 вход блока адресации является третьим адресным входом устройства, выход блока адресации соединенс вторым информационным входом второго мультиплексора, выход которогосоединен с адрссцьм входом блока паляти кадра, выход которого являетсявидеовыходол Обработки кадра устройства. дами разрешения записи и выдачи информации регистров второго блокавходных регистров. 1, о тличто блок адреи второй регидешфраторы) семь, восемь 3. Устройство по и чающееся тем, сации содержит первый стры, первый и второй сумматор по лОду:ю во 2. Устройство по и, 1, о т л и ч а ю щ е е с я тем, что первый и второй блоки входных регистров содержат по восемь регистров, причем информационные входы всех регистров объединены и являются входом цифрового телевизиоццого сигнала устройств а выходы регистров первого и второго блоков входных регистров объедицены соответственно в выходы перного и второго блоков входных регистров, входы выбора кристалла входных регистров первого блока входных регистров попарно объединены с входами выбора кристалла регистров второго блока входных регистров и являются первым адресным входом устройства, стробирующие входы регистров первого и второго блоков входных регистров объединены и являются входом синхронизации устройства, входы разрешения записи и выдачи информации регистров первого блока входных регистров объединены и являются входом режима записи-считывания устройства, который через элемент НЕ соединен с вхоко 1 УтдтОРОРОсе)1 ГУГ 1;О 1)( элемент НЕ, прц этом иц(рО 1)1(Нцоц 1,( входы первого ц второго рсистр обьедицены и являются вторым информ)- пиоццым водо блока адресГ)пци, 11- ход второго регистра соедццец с црвыми информационными входами (.ех коммутаторов, информадио)1 кц 1 ми входами первого дешифратора и первым ицформационным входом сумматора по модулю восемь, стробирующий вход первого дешифратора соединен с входом элемента НЕ и является первьм ицф( рмаиццым входом блока адресации, выходы первого регистра соединены с црым 1 информационными входами каждого коммутатора и вторым информационным хлд(м сумматора по модулю восемь, 11:.Од)сумматора по модулю восем)ь Г:Г). лцц)(ь ( иц(1 оп)1;1111(цц мцх(.)1 а.1 ц Г)т1)1 ;1(1111(1)1)1 1 Т)ра )ыхо;1 КОТО)О 1 соед 11 ццраля(им 1 яходамц каждогОмуг,тора, выходы первого дешцфратора со(.1 ицц 1 с перьми ццформациоццыми ходами каждого сумматора, выход т-го коммутатора, г.е 1Г соедицен с вторым информационным входом д-го сумматора, выход К-г сумматора, глс К=17, соединен с вторыми информационными входами (К+1)-х коммутаторов, при этом выход восьмого сумматора соединен с вторыми ин- фГ)рмационц 1 ми входами первого коммутатора, выходы коммутаторов объедицецы и являются вь одом блока адресации, выход элемент НЕ соедицец с Третьими информационными входами сумматоров.