Микропроцессор

СОЮЗ СОЯЕТСНИХСОЦИАЛИСТИЧЕСКИХ СПУБЛИК 1)4 С 06 Р 15/О ф р(,РЕТЕНИЯ ,"-:ТВУ ЕТЕЛЬ 5554/2402.8409.85. Б(54)(57) 1. МИКРОПРОЦЕССОР, содержащий операционный блок, Формировательадресов микрокоманд, блок памятимикрокоманд, конвейерный регистр,причем первый информационный выходформирователя адресов микрокомандсоединен с адресным входом блокапамяти микрокоманд, выход кода микрооперации которого соединен с информационным входом конвейерногорегистра, группа выходов кода управления следующим адресом блока памяти микрокоманд соединена с первойгруппой информационных входов формирователя адресов микрокоманд, установочный вход которого является входом начальной установки микропроцессора, выходы признаков результатамикрооперации операционного блокаподключены к второй группе информационных входов формирователя адресовмикрокоманд, первый и второй информационные выходы операционного блока являются соответственно. адресными информационным выходами микропроцессора, информационный вход операционного блока является информационным входом микропроцессора, о т -л и ч а ю щ и й с я тем, что, с ОСУДАРСТВЕННЫЙ КОМИТЕТ СС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ ОПИСАНИЕ АВТОРСКОМУ СЗ целью повышения производительности,он дополнительно содержит мультиплексор, триггер режима, управляемыйгенератор тактовых импульсов и блокуправления, содержащий четыре элемента И, элемент И-НЕ и два триггерапричем выход признака режима блокапамяти микрокоманд соединен с информационнчм входом триггера режимаи первыми входами первого и второгоэлементов И, выходы которых соединены соответственно с информационными входами первого и второго триггеровсоединенных нулевыми выходамисоответственно с вторым и первымвходами второго и третьего элементовИ, второй вход которого соединен с.первым входом четвертого элементаИ, с входами синхронизации первогои второго триггеров, триггерарежима и конвейерного регистра, атакже с выходом управляемого генератора тактовых импульсов, входпереключения режима которого соединен с выходом триггера режима,и управляющим входом мультиплексора, первый и второй информационные входы которого соединенысоответственно с выходами конвейерного регистра и кода микрооперации блока памяти микрокоманд, выход мультиплексора соединен с входомкода операции операционного блока,вход синхронизации которого соединен с выходол третьего элемента И,входы установки в "0" первого и второго триггеров и триггера режимаподключены к входу начальной установки микропроцессора, второй информационный выход Формирователясн 5 лиал ППП "1 чтент", г. Уагород, ул. Проектная, 4 каз 5618/52 ВНИИТВ Гос по делам 1 Э 035, Москва, Тираа 710 дарственного коми изобретений и от Ж, Раущская Подлтета СССРрытийаб д. 41179363 1 О 2025 адресов микрокоманд соединен с инверсным входом элемента И-НЕ, выходкоторого соединен с вторыми входами первого и четвертого элементов И,прямой вход элемента И-НЕ соединенс единичным выходом первого триггера, выход четвертого элемента И соединен с управляющим входом формирователя адресов микрокоманд.1 2. Микропроцессор по п. 1, о тл и ч а ю щ и й с я тем, что формирователь адресов микрокоманд содержит регистр адреса, элемент ИЛИ, группу (й+1) элементов И (где-разрядность кода логических условий) .и дешиФратор, причем выход регистра адреса является первым информационным выходом формирователя, вход установки в ноль регистра адреса является управляемым входом Формирователя, пер-. 1Изобретение относится к вычисли- тельной техике и может быть исполь" зовано для обработки данных в систамах управления.Пель изобретения-повышение производительности микропроцессора.На Фиг, 1 изображена схема микропроцессора; на фиг, 2 - схема операционного блока; на фиг. 3 - схема формирователя адресов микро- команд; на фиг. 4 - схема мульаиплексора; на фиг, 5 - схема управляемого генератора тактовых импуль-. сов; на Фиг. 6 - схема блока управления; на фиг. 7 - схема арифметико-логического устройства; на Фиг. 8 - алгоритм микропрограммы; на Фиг, 9 - 1 1 - временные диаграммы работы микропроцессора.Микропроцессор содержит операционный блок 1, Формирователь 2 адресов микрокоманд, блок 3 памяти микрокоманд, конвейерный регистр 4, мультиплексор 5, управляемый генератор тактовых импульсов 6, триггер 7 режима, блок 8 управления, управлявший 9, адресный 1 О и информационвые входы с первого по 11-ый элементовИ группы являются информационными вхоцами второй группы формирователя, информационные входы старших разрядоврегистра адреса, первый вход (6+1)го элемента И, группы и вход дешифратора являются первой группой информационных входов формирователя, с первого по В-ый выходы дешифратора соединены соответственно с вторыми входами с первого по и-ый элементов Игруппы, выходы которых соединенысоответственно с первого по В-ыйвходы элемента ИЛИ, (0+1)"й входкоторого соединен с выходом (0+1)-гоэлемента И группы, второй вход которого соединен с (й+1)-м выходом дешифратора и с вторым информационнымвходом формирователя, выход элемента ИЛИсоединен синформационньи входоммладшего разрядарегистра адреса,2ный 11 выходы информационный вход 12 и вход 13 начальной установки.Операционный блок 1 (фигЛ) состоит из адресного 14 и информационного 15 регистров, группы регистров.16 общего назначения, дешифратора 17 приемника результата, мультиплексора 18 операндов и арифметико-логическо-, го устройства 19.Формирователь 2 адресов микрокоманд (Фиг.3) содержит регистр 20 адреса, дешифратор 21, группу (й+1) элементов 22 И (где 11 - разрядность кода логических условиЪ) и элемент 23 ИЛИ. Мультиплексор 5 (фиг.4) состоит из группы элементов И 24 и 25 и ИЛИ 26Управляемый генератор 6 тактовых импульсов (фиг.5) содержит генератор 27 тактовых импульсов и делитель 28 частоты с переменным коэффициентом деления.Блок 8 управления (фиг.6) состоит из элементов И-НЕ 29, И 30 - 33 и триггеров 34 и 35,3 1179Арифметико-логическое устройство 19 (фиг.7) содержит сумматор 36, группы элементов И 37, ИЛИ 38, НЕ 39, сдвигатель 40, мультиплексор 41 и элемент И 42.На Фиг, 8 показан алгоритм микропрограммы, где символами М ф(1 1, 2) обозначены микрокоманды. На фиг. 9, 10 показаны временные диаграммы работы устройства, где: 43 - сигнал .начальной установки на входе 13 устройства; 44 - импульсы на выходе управляемого генератора 6 тактовых импульсов; 45 - иипуль сы на;управляющем входе Фориирова.теля 2 адресов микрокоманд; 46- импульсы на входе синхройизации операционного блока 1; 47 - сигнал адреса на первом информационном входе Формирователя 2 адресов.мнкрокоианд;48 - сигнал кода микрокоманды на выходах блока 3 памяти микрокоманд;49 - сигнал кода микрокоманды на выходе конвейерного регистра 4; 50 - сигнал кода микрокоманды на выходах мультиплексора 5; 51 - сигнал на выходе триггера 7 режима; 52 - сигнал на выходе элемента И-НЕ 29; 53 - сигнал на выходе элемента И 31 5430 сигнал на единичнои выходе триггера 34; 55 - сигнал на выходе элемента И 22; 56 - сигнал на инверсном выходе триггера 35; 57 - сигнал .условия на выходе признаков результата микро- операции операционного блока 1; 58 - З 5 сигнал на инверсном входе элементалИ-НЕ 29; о - время считывания из бло ка 3 памяти микрокоманд.Рассмотрии работу устройства на примере выполнения им микропрограммы 40 алгоритм которой показан на Фиг. 8.Микрокоманды М 1; М 2, МЗ, М 5, М 6, ,М 7, М 10 являются микрокомандами бе- зусловного перехода, а микрокоманды М 4, М 8, М 9, М 11, М 12 - микрокомаидами условного перехода.Работа устройства;осуществляется в соотвествии с временными диаграммаии, приведенными на фиг. 9 и 10. .50Для приведения устройства в исходное.состояние подается сигнал 43, в результате чего регистр 20 адреса; устанавливается в "0", а триггер. 7 режима и триггеры 34, 35 - в 11". 55По нулевому адресу А 1 (поз.47) из блока 3 памяти микрокоманд считывается микрокоманда И 1 (поэ.48). 363 4формат каждой микрокоманды адрес" ная часть; операционная часть; бит признака режима.Адресная часть микроКоманды. посту-. пает с группы выходов кода управления следующим адресом блока 3 памяти микрокоманд на первую группу информационных входов формирователя 2 адресов микрокоманд.Формат адресной части микрокоманды: поле адреса; поле перехода.В поле адреса задается адрес следующей микрокоманды. Поле адреса беэ младшего разряда поступает на информационный вход регистра 20 адреса, Младший разряд поля адреса поступает на первый вход (и+1)-го элемента И 22. Поле перехода поступает на управляющий вход дешифратора 21. В микрокоманде М 1, также как и во всех микрокомандах безусловного переХодазначение попя перехода равнонулю.При единичном значении сигнала58 младший разряд поля адреса поступает через (п+1)-й элемент И 22 иэлемент ИЛИ 23 на информационный вход младшего разряда регистра 20 адреса. В результате этого адрес следующей микрокоманды М 2 определяется непосредственно из адресной части микрокоманды М 1.Операционная часть микрокоманды поступает с выхода кода микрооперации блока 3 памяти микрокоманд на информационный вход конвейерного регистра 4 и на второй информацйонный вход мультиплексора 5.Бит признака режима поступает с выхода признака режима блока 3 памяти микрокоианд на информационный вход триггера 7 режима и на первые входы элеиентов И 31 и 32. Бит признака режима определяет режим (конвейерный или бесконвейерный), в кото-, .ром выполняетсясоответствующаямикрокоманда. Нулевое значение бита соответствуетбесконвейерному режиму а единичное значение - конвейерному.Участок алгоритма микропрограммы М 1 - М 7 (Фиг.8), состоящий практически из иикрокоманд безусловного перехода, пелесообразно выполнять в конвейерном режиме. Участок микропрограммы М 8 - М 12, где преобладают:иикрокоманды условного перехода, целесообразно выполнять в бесконвейерном режиме. Бит признакарежима в микрокоиандах М 1 - М 7 имеет единичное значение, а в иикрокомандах М 8 - М 12 - нулевое.Единичнымзначением сигнала 51 за" дается такой коэффициент деления делителя 28 частоты, чтобы период импульсов на выходе управляемого генератора 6 соответствовал конвейерному режиму работы. 10Управляемый генератор 6 вырабатывает импульс 44, в результате чего операционная часть микрдкоманды М 1 записывается в конвейерный регистр 4 (поз.49), а бит признака режима - 15 в триггер 7. По импульсу 45 адрес А 2 микрокоманды М 2 записывается в регистр 20 адреса (поз.47). Все действия в микропроцессоре выполняются по задним Фронтам импульсов 44 - 46. 20 ника второго операнда для выполненияарифметико-логической операции. Поэ. тому номеру мультиплексор 18 передает на свой выход или информационныйкод с входа 12 микропроцессора илисодержимое одного из группы регистров 16 общего назначения, или содержимое поля констант. Поле константпоступает на второй вход мультиплексора 18.Бит входного признака поступает одновременно на вход переноса сумматора 36 и на вход сдвига сдвигателя40. Битом входного признака задаетсязначение входного переноса нли входного сдвига при выполнении операцийсложения или сдвига.Поле операций поступает на управляющий вход мультиплексора 41,. Вэтом поле задается код .арифметикологической операции. По этому кодумультиплексор 41 передает на информационные входы адресного 14 и инФормационного 15 регистров и группырегистров 16 общего назначения ре.зультат соответствующий ойерации свыхода сумматора 36, или с выходов групп элементов И 37, ИЛИ 38, 30 НЕ 39, или с выходов сдвигателя40 и мультиплексора 18.ФНабор операций, выполняемыхарифметико-логическим устройством19 в соответствии скодом в полеопераций, представлен в таблице. 25 35 Сложение соде формационного 14 (первого о вторым опера ющим с выход сора 18 0 жимого инрегистра еранда) сондом поступаблока 1.Формат операционного поля: поле приемника результата; поле операндов;45 поле констант; бит входного признака;, поле операций.Поле приемника результата поступает на управляющий вход дешифратора 17. В этом поле указывается номер 50 регистра (адресного 14, информационного 15 или одного из группы регистров 16 общего назначения), в который записывается результат выполняемой арифметико-логической операции. .511 оле операндов поступает на управляющий вход мультиплексора 18. В этом поле указывается номер источультиплек 0 Конъюнкция пего операндовДизъюнкция пеойерандов вого и вого и второ 0 011 виг впр д перво о на один раз- операнда сылка второго Прямая пеоперанда 0 Мультиплексор передает на свои выходы (поз. 50) операционную часть микрокоманды М 1 с выхода конвейерного регистра 4.Формат операционной части микро- команды: операционное поле; бит . управления.Бит управления поступает со второго выхода мультиплексора 5 на управляющий выход 9 микропроцессора и предназначен для управления режимом чтения-записи внешнего запоминающего устройства. Значение бита управления, равное единице, соответствует режиму чтения из внешнего запоминающего устройства. Если бит управления равен нулю - выполняется режим записи во внешнее запоминающее устройство.Операционное поле поступает с первого выхода мультиплексора 5 на вход кода операции операционного Инверсия первого опера1 О Если результат операции равен нулю - на выходе элемента 42 И вырабатывается единичный сигнал. Сигнал с выхода элемента 42 И, так же как и сигналы с выходов переноса сумматора 36 и сдвига сдвигателя 40 поступают на выходы признаков результата микрооперации операционного блока 1.По адресу А 2 иэ блока 3 памяти микрокоманд считывается микрокоманда И 2 (поэ.48). По импульсу 44 операционная часть микрокоманды М 2 записывается в конвейерный регистр 15 4 (поз.49). По импульсу 45 в регистр 20 адреса записывается адрес АЗ (поэ.47), заданный в поле адреса микрокоманды М 2, по импульсу 46 - результат арифметико-логической опе рации микрокоманды М 1.с выхода арифметико-логического устройства 19 записывается в один иэ приемников (адресный 14, информационный 15 регистры или один из группы регистров 25 16 общего назначения в зависимости от кода в поле приемника результата.Информация с выходов адресного 14 и информационного 15 регистров поступает соответственно на выходи 30 10 и 11 микропроцессора. Виходы 9 - 11 микропроцессора предназначены для подключения к нему внешнего запоминающего устройства (ВЗУ). Если микропроцессор производит запись в ВЗУ, то по адресу установленному на выходе 10 при нулевом значении бита управления на выходе 9 микропроцессора в ВЗУ записываются данные с выхода 11 микропроцессора. В реаиме р чтения на выход 9 поступает единичное значение бита управления и по адресу, установленному на выходе 10 микропроцессора, из ВЗУ считывается информация и поступает на вход 45 12 микропроцессора.1После выполнения микрокоманды М 2 по адресу А 4 (поэ. 47)иэ блока 3 памяти микрокоманд считывается микрокоманда И 4 (поз. 48). Иикрокоман О да И 4 является микрокомандой условно- ного перехода и в адресной части сорераит ненулевое значение поля перехода. В результате.сигнал 58, а затем и сигналы 52 и 53 принимают нулевое значение,В поле перехода микрокоманды М 4 задается номер условия, по которому ссуществляется переход, По единичному сигналу на одном из выходов (кроме (+1)-го) дешифратора 21 открывается соотвествующий элемент 22 И группы и сигнал проверяемого условия поступает с одного иэ информационных входов второй группы формирователя 2 иа информационный вход младшего разряда регистра 20 адреса.По очередному импульсу 44 микро- команда М 4 записывает.я в конвейерный регистр 4, По импульсу 46 выполняется микрокоманда МЗ. Импульс 45 не вырабатывается, так как элемент И 30 закрыт сигналом 52. Это обусловлено тем, что значение сигнала 57 условия формирования адреса следующей микрокоманды к данному моменту времени еще не определено.Значения адреса А 4 на выходе формирователя 2 и кода микрокоманды М 4 на выходе блока. 3 памяти микрокоманд не изменяются, Триггер 34 устанавливается в "0", в результате чего сигнал 54 принимает нулевое значение, а сиг" калы 52,53 и 55 - единичное,. При выполнении микрокоманды М 4 (поз.50) формируется значение сигнала 57 условия. По импульсу 44 в конвейерный регистр 4 опять записывается микро- команда М 4. По импульсу 45 в регис 1 р 20 адреса записывается адрес А 6, сформированный с учетом единичного значения сигнала 57. По импульсу 46 результат выполнения арифметической операции микрокоманды И 4 записывается в один из внутренних регистров операционного блока 1.Триггеры 34 и 35 устанавливаются в "1", в результате чего сигналы 55 и 56 принимают нулевое значение.По следующему, импульсу 44 в конвейерный регистр 4 записывается микрокоманда И 6, а по импульсу 45 устанавливается адрес А 7 на выходе формирователя 2. Импульс 46 не вырабаты" вается, так как элемент 33 И закрыт сигналом 56. Тем самым предупрекдается повторное выполнение микро- команды М 4. Сигнал 56 принимает единичное значение. Следовательно, микрокоманда условного перехода при конвейерном реаиме выполняется в твчение двух циклов микрокоманд.После выполнения микрокоманды М 6 аппо адресу А 8 нз блока 3 памяти микрокоманд считывается микрокоманда9 11793 М 8 (поз.48), Микрокоманда М 8 является первой микрокомандой участка микропрограммы, который выполняется в бесконвейерном режиме. Переход из конвейерного режима в бесконвейерный целесообразно выполнять на микрокоманде условного перехода, которой и является микрокоманда М 8. В этом случае потери производительности оказываются минимальными. 10 Сигнал 58 и,соответственно, сигналы 52 и 53 принимают нулевое значение.По имульсу 44 в триггер 7 записы вается нулевое значение быта признака режима и сигнал 51 принимает нулевое значение. Импульс 45 не вырабатывается, а по импульсу 46 выполняется микрокоманда М 7. При ну левом значении сигнала 51 мультиплексор 5 передает на свой выход микрокочанду М 8 с выхода блока 3 памяти микрокоманд (поз. 50), а управляемый генератор 6 вырабатывает импульсы 2 с периодом, соответствующим бесконвейерному режиму. Период импульсов синхронизации при бесконвейерном режиме более длителен, чем при конвейерном. При бесконвейерном режиме микрокоманды как безусловного, так и условного перехода выполняются за один ццкл, так как сигнал 57 условия 63 10успевает определиться до формирования адреса следующей микрокоманды.Временная диаграмма, приведенная на фиг. 10, отражает обратный переход из бесконвейерного режима в конвейерный.По сформированному в процессе выполнения микрокоманды М 12 адресу А 2 из блока 3 памяти микрокоманд считьг вается микрокоманда М 2 (поз.48). По импульсу 44 микрокоманда М 2 записывается в конвейерный регистр 4, а в триггер 7 - единичное значение бита признака режима. По импульсу 45 устанавливается адрес А 3, а по импульсу 46 выполняется микрокоманда М 2. Сигнал 54 принимает единичное значение, а сигнал 56 - нулевое. При единичном значении сигнала 51 мультиплексор 5 опять передает на свой выход микрокоманду М 2 с выхода конвейерного регистра 4, а управляемый генератор 6 вырабатывает импульсы с периодом, соответствующим конвейерному режиму.По импульсу 44 микрокоманда МЗ записывается в конвейерный регистр 4, а по импульсу 45 формируется адрес А 4. Импульс 46 не вырабатывается, чем предупреждается выполнение микрокоманды М 2.Далее работа устройства выполняется аналогично.