Устройство приема данных

60 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 19) (11) 51) 4 Н 04,У 3/ ЕНИЯ 3 ьГ 8ТЕК Т 1,".БИБИ ремени распо каналам св Ладико 8)ельство СС3/16, 198(57) Изобретение технике и связи,относитс Цель изо ональных ечения у я к ради ретения, -возможнотойчивой расширение фун тей за счет об ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ПРИЕМА ДАННЫХ работы при различномпространения сигналовзи. Устр-во содержит1, М исполнительных б3, анализатор 4. Кмутаторов 1 содержитзаписи, три ключа, элчик адресов считываникаждый .из М исполнитесодержит два ключа иАнализатор 4 содержитМ дешифраторов. Для дв устр-во введен решасодержащий М триггероф-лы, 5 ил. М коммутаторовлоков 2, регистраждый из М комсчетчик адресовемент ИЛИ, счетя, блок памяти,льных блоков 2блок задержки.М регистров иостижения целиющий блок 5,в и ключ. 4 з.п.Изобретение относится к радиотехнике и связи и может быть использовано для передачи и приема информации между ЗВМ по каналам связис заранее неизвестным временем распространения сигналов.Целью изобретения является расширение функциональных возможностейустройства за счет обеспечения устой Очивости работы при различном времени распространения сигналов по каналам связи.На фиг.1 представлена структурнаяэлектрическая схема устройства приема данных; на фиг,2 - структурнаяэлектрическая схема коммутатора; нафиг.З - структурная электрическаясхема исполнительного блока; нафиг.4 - структурная электрическая 2(схема анализатора; на фиг.5 . - структурная электрическая схема решающегоблока.Устройство содержит И коммутаторов 1, Б исполнительных блоков 2, 25регистр 3, анализатор 4, решающийблок 5, причем каждый из И коммутаторов 1 содержит счетчик 6 адресовзаписи, первый 7, второй 8 и третий9 ключи, элемейт ИЛИ 10, счетчик11 адресов считывания и блок 12 памяти, каждый из Н исполнительныхблоков 2 содержит первый 13 и второй 14 ключи.и блок 15 задержки,анализатор 4 содержит И регистров 16,и Б дешифраторов 17, решающий блок5 содержит И триггеров 18 и ключ 19,Устройство приема данных работаетследующим образом,На информационные входы коммута Оторов 1 и анализатора 4 поступаютпоследовательности сигналов. Каждойпоследовательности информационныхсигналов предшествует служебный сигнал (например, конкретная комбинациядвоичных ."1" и "О"). Время поступления служебных сигналов в каждый коммутатор неизвестно и в общем случаеотличается друг от друга, В коммутаторе 1 каждый сигнал записывается вблок 12 по адресу, циклически изменяемому счетчиком 6, причем код адресаприсутствует на входе блока 12 только в течение такта записи, что обеспечивается использованием первого ключа 7. Служебный сигнал выделяется ванализаторе 4 соответствующей. цепочкой из регистра 16 и дешифратора 17,в результате на выходах анализатора 4 в любой очередности появляются сигналы установки. Между появлением первого и последнего сигналов установки в блоке 12 каждого коммутатора 1, для которого уже выделен служебный сигнал, происходит только запись поступающих информационных сигналов. Считывание из этих блоков памяти запрещено, для чего используются первый 13 и второй 14 ключи соответствующих исполнительных блоков 2, В то время, как выделяется служебный сигнал, с выхода соответствующего дешифратора 17 анализатора 4 сигнал установки поступает в соответствующий коммутатор 1 на вход второго ключа 8, который открывается, и код адреса ячейки блока 12, приходящийся на момент выделения служебного сигнала, проходит с выхода счетчика 6 через первый 7 и второй 8 ключи на входы установки счетчика 11 и устанавливает его в исходное состояние считывания из блока 12 этого адреса. Однако счетчик 11 не переключается, его выходы отключены от адресной шины блока 12 и считызание из блока памяти не происходит до момента начала поступления на счетчик 11, тре" тий ключ 9 и блок 12 тактовых импульсов считывания от исполнительного блока 2. Сигнал установки пос" тупает также в решающий блок 5, в котором переключается в "1" соответствующий триггер 18 и ключ 19 подготавливается к открытию,При поступлении сигналов установ" ки на все входы решающего блока 5 переключаются все триггеры 18, ключ 19 открывается и в исполнительные блоки 2 поступает разрешающий потенциал. Первый ключ 13 открывается и тактовые импульсы через блок 15 проходят для считывания данных из блоков .12 коммутаторов 1. Открывается также второй ключ 14 и данные проходят в регистр 3 и записываются в соответствующий его разряд, Считывание информации из каждого блока 12 осуществляется, начиная с соответствующего каждому коммутатору кода адреса,. записанного в блок 12 из счетчика 11 через третий ключ 9 и элемент ИЛИ 10. Формула изобретения 1. Устройство приема данных, содержащее И коммутаторов, выходы которых через соответствующие И исполнительных блоков подключены к Х информационным входам регистра, а также анализатор, о т л и ч а ю щ е - е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения устойчивой работы при различном времени распространения сигналов по каналам связи, введен решающий блок, И входог которого объединены с входами установки соответствующих И коммутаторов и подключены к И выходам анализатора, И входов которого объединены с информационными входами соответствующих И коммутаторов, входы считывания которых подключены к управляющим выходам соответствующих И исполнительных блоков, управляющие входы которых объединены и подключены к выходу решающего блока.2, Устройство по п,1, о т л и - ч а ю щ е е с я тем, что каждый из коммутаторов содержит последовательно соединенные счетчик адресов записи, первый ключ и элемент ИЛИ, выход которого подключен к адресному входу блока памяти, а также последовательно соединенные два ключа, счетчик адресов считывания и третий ключ, выход которого подключен к второму входу элемента ИЛИ,.причем выход первого ключа соединен с первым входом второго ключа, второй вход которого является входом установки коммутатора, информационным входом ко" торого является информационный вход блока памяти, вход записи которого,объединенный с вторым входом первогоключа и с входом счетчика адресовзаписи, является тактовым входом5коммутатора, входом считывания которого являются объединенные второйвход счетчика адресов считывания,второй вход третьего ключа и входсчитывания блока памяти, выход которого является выходом коммутатора,3, Устройство по п.1, о т л и -ч а ю щ е е с я тем, что исполнительный блок содержит последовательносоединенные первый ключ, блок задержки и -второй ключ, выход которого яв-.ляется выходом исполнительного блока,управляющим выходом и входом которого являются соответственно первыйи второй входы второго ключа, а тактовыми и управляющим входами исполнительного блока являются первый ивторой входы первого ключа,4. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что анализаторсодержит И цепей из последовательносоединенных регистра и дешифраторапричем входы и выходы И цепей являются соответственно Ж входами и И выходами анализатора..5. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что решающийблок содержит Б триггеров, выходыкоторых подключены к И входам ключа,выход которого, является выходом решающего блока, Ю входами которогоявляются входы М триггеров, тактовыевходы которых объединены.1478360 Составитель В.ШевцовРедактор И.Шмакова Техред Л.Олийнык Корректор О.Кравцова льский комбинат "Патент", г.Ужгород, ул, Гагарин Производственно-изда Заказ 2375/56 Тираж 627 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКН113035, Москва, Ж, Рауюская наб., д. 4/5