Устройство для аппаратурной трансляции

О П И С А Н И Е и,993272ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихреспублик. Дата опубликования описания 30.01.83ве делам изобретений и атрытнй(72) Авторы изобретения В.ф. Нестерук, С.С. Ефимов и Ю,В; Мацне Омский пол итехнице 7) Заявите нститу) УСТРОЙСТВО ДЛЯ АППАРАТУРНО ТРАНСЛЯЦИИок.,е" Изобретение относится к вычислительной технике и предназначено дляпреобразования кодов с одного языкана другой.Известно устройство дляпреобра"зования кодов с одного языка на дру 5той, содержащее регистр приема, блкодирования адреса, блок памяти, ргистр выдачи 1 1,-Недостаток данного устройства за"ключается в зависимости аппаратурнойреализации блока кодирования адресаот используемых языков,Наиболее близким по техническойсущности к предлагаемому являетсяустройство, содержащее регистр при-ема, входы которого через группу .,элементов И соединены с входами устройства, а выходы через блок кодиро"вания адреса подключены к адресным 2 овходам блока памяти, выходы которогочерез регистр выдачи соединены с вы"ходами устройства, содержащее такжедва элемента И и дополнительный раз" ряд в регистре выдачи, причем единиц" ный и нулевой выходы дополнительного разряда регистра выдачи подключены соответственно к первым входам перво" го и второго элементов И, вторые входы которых соединены с управляющим вхо-" дом устройства, выход первого эле" мента И соединен со счетным входом регистра приема, выход второго элемента И подклюцен к управляющим вхо" дам группы элементов И, вход дополни", тельного разряда регистра выдачи со" единен с управляющим выходом блока памяти 2 3Недостатком известного устройства является зависимость аппаратурной реализации (т.е. структуры на уровне логических элементов) блока кодирования адреса от используемых языкрв., Действительно, двоичному коду каждого слова входного языка необходимо".поставить в соответствие конкретный ад"рес ячейки блока памяти, в которой записан код слова выходного языка. Дан"Фиг. 5 Составитель А. НереновТехред И.Гайду ЕорЪаТираж 701 ПодГоСударственного комитета Селам изобретений и открытийосква ЖРачшская наГ.зв у ав 1Патент", г. Ужгород, ул. Ц/гд.роектная, 4 Доичный Юч 7 симВола5 ходного язона Релактоо В. ПетраЗаказ Й 07 ЫВНИИПИпо11 3035авВФЬФилиал ПП Андрес лерехооаа д Блоне ломулиг ректор И, ШуллеЬисноеСРное соответствие устанавливается аппаратурным путем с помощью блока кодирования адреса, Смена входного языка количества, разрядности и двоичных представлений его слов )приводит к 5 необходимости использования нового блока кодирования адреса, имеющего другую аппаратурную реализацию.Цель изобретения - расширение функциональных возможностей за счет обеспе 10 цения .независимости аппаратурной реализации от параметров входного языка,Поставленная ;ель достигается тем, что в устройств. для аппаратурной трансляции, содержащее элементы И, блок памяти, информационные входы ко торого соединены с первой группой инФормационных входов устройства, а вход записи подключен к первому входу синхроимпульсов устройства, информа" 20 ционные выходы блока памяти подключены к первой группе входов регистра выдачи, вторая группа входов которого подключена к выходам регистров симво" лов информационные входы которых соединены с второй группой информацион" ных входов устройства, выходы регистра выдачи являются выходами устройст" ва, введены схема сравнения, два ре" гистра адреса, дешифратор кода пробе. 10 ла, два триггера, генератор прямсугольных импульсов, элементы задержки и дешифратор, входы которого соединены соответственно с выходами первого регистра адреса, а выходы подключены соответственно к управляющим входам регистров символов, выходы которых подключены к первой группе входов схемы сравнения, вторая группа входов которой соединена с информационными выходами блока памяти, информационные входы первого и второго регистров адреса подклюцены к информационным выходам блока памяти, вторая группа, информационных входов устройства под"ключена к входам дешифратора кода пробела, выход которого соединен с первым входом первого триггера и спервым входом генератора прямоугольных импульсов, выход которого соединен с входом считывания блока памяти и через первый элемент задержки с . входом второго элемента задержки и с первыми входами первого и второго элементов И, выход первого элемента И подключен к второму входу генера тора прямоугольных импульсов, к первым управляющим входам приема первого регистра адреса и регистра выдачи выход второго элемента И соединен с управляющим входом схемы сравнения, первый выход которой соединен с первым счетным входом второго регистра адреса, второй выход соединен с управляющим входом приема второго регистра адреса и с вторым управляющим входом приема первого регистра адреса, выходы второго регистра адреса соединены соответственно с адресными входами блока памяти, вход установки исходного состояния устройства соединен с установочными входами первого и второго триггеров и с первым входом элемента ИЛИ, второй вход синхроимпульсов устоойства соединен с вторым входом первого триггера и с первыми входами третьего и четвертого элементов И, первый и второй выходы условий блока памяти подключены соответственно к первому входу второго триггера и к первому входу пятого элемента И, первый вход синхроимпулъ сов устройства через третий элемент задержки соединен с вторым счетным входом второго регистра адреса, первый выход первого триггера соединен с вторым входом четвертого элемента И, второй выход подключен к второму входу третьего элемента И и к входу выбора приема-выдачи регистровнсимвола, второи вход второго триггераи вход управления выдачей регистра выдаци соединены с выходом шестого элемента И, первый выход второго триггера соединен с первым входом шестого элемента И и с вторыми входами первого и пятого элементов И, второй выход второго триггера подключен к второму входу второго элемента И, выход второго элемента задержки соеди" нен с третьим входом пятого элемента И и через четвертый элемент задерж.ки с вторым входом шестого элемен" та И, выход третьего элемента И подклюцен к счетному входу первого регистра адреса, выход четвертого эле" мента И соединен с вторым входом эле" мента ИЛИ, выход которого подключен к установоцным входам первого и второго регистров адреса, выход пятого элемента И соединен с вторым управля" ющим входом приема регистра выдачи,На Фиг. 1 и 2 изображена схемаустройства; на фиг. 3 - формат запол-"нения ячеек блока памяти, соответствующих тактам поиска слова выходногоязыка; на фиг. ч- формат заполненияячеек блока памяти, хранящих инфордрес перехода Номер Признак амяти (призна регистра формата ставки ) символа Двоичный код символавходного языка 1,двоичный код выходногослова ) Адресячейкиблокапамяти 4 1110010(2) 10 1100 5 993272 6мацию о формировании двоичного кода соответствие между кодами .входногослова выходного языка; на фиг. 5 "и выходного языка, Для этого на оснофрагмент графа, построенного на осно- ве анализа конструкций входного яэы"ве символического языка микропроцес- ка, представленных в символическомсора серии К 584 ИК 1, з виде, строится граф древовидной струк"В состав схемы устройства входят туры, в узлах которого находятся отгруппа 1 регистров приема., выполнен" дельные символы входного языка, а свяная в виде набора регистров 2 симво- эи между узлами (ветви графа ) указыва"ла, связи 3 и 4 устройства, входы 5 ют на символы, являющиеся соседнимисхемы 6 сравнения, входы 7 регист О в символическом коде конструкции. Вра 8 выдачи, дешифратор 9, регистр 10 конечных узлах графа ( листья ) помещаадреса, блок 11 памяти, связь 12, . ется двоичный код выходного языка,входы .13 регистра 8, информационные соответствующий одной из конструкцийвходы 14 регистра 10, информационные входного языка,входы 15 регистра 16, входы 17 схе" 15мы 6 сравнения, связи 18 и 19 для пе" По данному графу составляется каргредачи логических условий, выходы 20 та заполнения блока 11 памяти в сооти 21 схемы 6 сравнения, счетный ветствии с форматами представлениявход 22 регистра 16, управляющие вхо" информации в отдельных его ячейкахды 23 и 24 регистров 10 и 16 соответ" 20 (фиг. 3 и 4). Признак вставки устаственно, связь 25 для установки .навливается равным единице, если внуля регистров 10 и 16, связи 2 б"32 двоичный код выходного языка требует".устройства, информационные входы 33 ся вставить несколько разрядов двоичустройства, связи 34 и 35, тригге- ного кода входного языка. При трвнс"ры 36 и 37, дешифратор 38 кода пробе"ляции символических языков микрола, элементы 39-42 задержки, генера- процессоров в этом нередно возникаеттор 43 прямоугольных импульсов, эле- необходимость, так как в символичесменты И 44-49, информационный вход 50, ких кодах микрокоманд данных языковна который подаются коды конструкций, присутствует номер используемоговходного языка, вход 51 синхроимпуль"Зв регистра микропроцессора.сов, элемент ИЛИ 52, вход 53 установ-ки исходного состояния, вход 54 синх" Для иллюстрации рассмотрим фраг"мент графа, построенного на основеУстройство работает следующим об- символического языка микропроцессоразз серии К 584 ИК 1 (Фиг. 5). В соотПеред началом работы в блок 11 па- ветствии с данным графом карта замяти заносится информация, позволяю- полнения блока 11 памяти имеет вид,щая установить взаимно.однозначное приведенный в таблице.(РРР = ШВХ) Коды символов в таблице представ" лены в коде КОИ, Карта памяти еодержит столька ячеек, заполненных в соответствии с вторым форматом(фиг. В), сколько имеется листьев узо дерева (, т.е. колич ест во конструкций входного яяыка). Символом Х в табли" це обозначены биты, значение которых является беяраяличным, символом К- номер регистра микропроцессора, участфф вующего в микрокоманде РК-ШВХ. Двоич" ный код номера этого регистра встав" ляется в код мйкрокоманды (111110 ХХХ). При трансляции микрокоманды выбор маршрута движения по дереву опредеяя" ется путем анализа символов, распсва" женных после ветвящихся узлов (сопоставьте граф на фиг. 5 и второй столбец в таблице).Перед началом работы в блоке 11 памяти должна находиться информация, позволяющая установить вяаимно одно" яначное соответствие между словами выбранных входного и выходного язы" ков, Блок 11 памяти может быть реализован в виде постоянного или програм9 9932мируемого запоминающего устройства.8 первом случае подготовка устройствак работе заключается в установке пла"ты из некоторого набора плат, каждаяиз которых ориентирована на опреде" з.ленную пару входного и выходного язы"ков. Во втором случае выполняетсязаполнение блока 11 памяти с входов 33.В первом такте работы по связи 4 16устанавливается уровень напряжения,соответствующий режиму приема кода,а по входу связи поступает код первого символа конструкции входного языка. Во втором такте сигналом связи 25 5обнуляется регистр 10 адреса, в результате чего на верхнем (фиг, 1)выходе дешифратора 9 формируется импульс, по которому производится за"пись кода символа в верхний регистр 2 20символа. Затем устройство снова переходит к первому такту работы. При этоминформация, поступающая по связи 4,не изменяется, а по связи 3 поступаеткод следующего символа конструкции 2входного языка,В следующем ( втором) такте на счетный вход 26 регистра 10 адреса посту"пает сигнал, результатом которого является увеличение содержимого регист" зора. адреса на единицу и появление сиг"нала управления приемом на второмсверху выходе дешифратора 9 (фиг. 1),По данному сигналу принимается кодвторого символа конструкции во второй зсверху регистр 2 символа, В дальнейшем первый и второй такты чередуютсядо тех пор, пока не будет записанався конструкция в регистры 2. Последним символом конструкции должен бытьпробел, и режим приема должен изменяться на режим выдачи (инверсия сиг.нала по связи 4 ).В третьем такте сигналом по связи 2 содержимое адресных регистров 10.и 16 обнуляется В четвертом тактепо связи 12 поступает сигнал, по ко"торому из ячейки блока 11 памяти, адрес которой задан содержимым регист"ра 16 адреса, выдается код, определя"ющий работу остальных узлов устройст"ва, 8 этом.же такте иэ регистра 2 символа, адрес которого задан содержимым регистра 10 адреса, на вход 5схемы 6 сравнения кодов по удает Д 5символа конструкции входного языка,В пятом такте, если крайний пра".вый разряд (Фиг. 3) выходного кодаблока 11.памяти равен нулю, что инди 7210цирует соответствующий сигнал, поступающий по связи 18, выполняются сле"дующие действия. По связи 23 на входуправления схемой 6 сравнения посту"пает сигнал, после которого на одномиз выходов.20 или 21 схемы 6 сравне"ния появляется сигнал. Если коды символов из блока 11 памяти и регист"ров 2, поступающие соответственно на .входы 17 и 5 схемы сравнения, не "совпадают, то с ее выхода 21 на счет"ный вход 22 регистра 16 адреса по"ступает сигнал, по которому его со"держимое увеличивается на единицу. Бс"ли же коды символов совпадают, то сигнал появляется на.выходе 20 схемы 6сравнения. По данному сигналу, посту-пающему на входы 24 и 25 регистров 16и 10 адреса, в эти регистры с входов 1 и 14 соответственно принимают".;ся коды адреса перехода в блоке 11 па"мяти и номер очередного регистра символа. На этом пятый такт заканчивает"ся и устройство переходит к четвертому такту работы,Если же крайний правый разрядвыходного кода блока 11 памяти равенединице ( что индуцируется на связи 18логических условий ), то в пятом такте в соответствии с сигналом, поступа.ющим на вход управления приемом, врегистр 8 выдачи с входов 13 прини"мается код слова выходного языка Одновременно по связи 27 в регистр 10адреса поступает тактирующий сигнал,и номер регистра символа принимаетсяс аходоа 14 в регистр 10 адреса,В следующем (шестомтакте, еслина связи 19 логических условий едини"ца (признак вставки на фиг. 4), посвязи 30 поступает сигнал, по которому в регистр 8 выдачи принимаетсявставляемый код, поступивший на выходрегистров 2, В противном случае уст"ройство сразу переходит к седьмомутакту работы,В.седьмом такте по связи 31 по"ступает сигнал и содержимое регист"ра 8 (даоичный код слова выходногоязыка.) поступает на выхЬд 32 устрой"ства. На этом цикл работы устройствазаканчивается. Управляющие и синхронизирующиесигналы формируются следующим обра"эом.При включении устройства на вход 53поступает сигнал начальной установки,устанавливающий триггеры 36 и 37 врегистра 10 адреса производится запись кода очередного символа в следующий регистр 2 символа, Все последующие символы обрабатываются аналогичным образом до тех пор, пока непоступит код пробела. По коду про" бела на выходе дешифратора 38 появляется сигнал, устанавливающий триг" гер 36 в инверсное состояние ( чтоменяет уровень напряжения на связи 4выбора режима ) и производящий запускгенератора 43 прямоугольных импульсов, На этом режим приема конструкциивходного языка заканчивается и устройство переходит к режиму трансляции,В режиме трансляции вырабатываютсяпоследовательно пары импульсов насвязь 12 для считывания слова изблока 11 памяти и связь 28 управления схемой 6 .сравнения,.Элементы И 4648 заперты низким уровнем напряженияна прямом выходе триггера 37, инверс-ный выход которого открывает элемент И 49. При поступлении единицыпо связи 18 ( крайний правый разрядна фиг. 4 ) триггер 37 переключаетсяв единичное состояние, в результатечего элемент И 49 запирается, а элементы И 46-48 отпираются, Импульсс элемента 40 задержки через эле-мент И 48 проходит на связь 29 дляуправления приемом информации с выхода блока 11 памяти в регистр 8 выдачи, а также на связь 27 для управления приемом в регистр 10 адреса,Кроме того, данный сигнал останавливает генератор 43 прямоугольных импульсов, Импульс с выхода элемента 41 задержки проходит по связи 30 управления приемом в регистр 8 выдачи повходу 7 в том случае, если на связи 19 логических условий есть признаквставки кодаединица). Импульс с выхода элемента 42 задержки через эле"мент И 46 поступает на связь 31 управления выдачей из регистра 8 навыход 32, а также на вход триггера 37и переводит его в инверсное состояние, После этого устройство готовок приему следующей конструкции входного языкаРассмотренное устройство обладает тем преимуществом, что его аппаратурная реализация не зависит от исполь 11 993272 12 .нулевое состояние и поступающий че"находится в состоянии "1" на другом рез элемент 52 ИЛИ для установки в выходе, В результате поступления нуль регистра 16 адреса, Затем произ" . сигнала по связи 26 на счетный вход водится запись информации в блок 11памяти. Источником информации на входы 33 и 54 может служить, например,стандартный интерфейс вычислительноймашины, На входы 33 блока 11 памятисначала поступает первое слово длязаписи в нулевую ячейку памяти, адрес 1 окоторой установлен в регистре 16 ад"реса, Сопровождающий данное словосигнал по входу 54 поступает на входэлемента 39 задержки и в блок 11памяти, в результате чего происходит 15прием слова в соответствующую ячейку памяти. После чего на счетномвходе регистра 16 появляется сигналс выхода элемента 39 задержки и зна=чение адреса увеличивается на едини оцу. В следующем такте поступают следующее слово по входвм 33 и сопровождающий синхроимпульс по входу 54. Ана"логичным образом выполняется записьэтого .слова в блок 11 памяти и увеличение значения адреса на единицу ит,пдо тех пор, пока не будет заполнен блок 11 памяти. После этого уст"ройство считается подготовленным кработе.30Процесс работы устройства состоитв чередовании двух режимов: записиконструкции входного языка в регистр 1приема и трансляции, В первом режимепо входам 50 последовательно один задругим поступают символы конструкциивходного языка, а по входу 5 1 - сопровождающие их синхроимпульсы. Источником данных сигналов может служить, например, пишущая машинка типа 4 о"Консул" или наборная клавиатура. Попервому синхроимпульсу на входе 51происходит запись символа в первыйверхний на фиг. 1 ) регистр 2 символаследующим образом, Так как на выходетриггера 36 единица, то первый синхро.импульс через. элемент И 45 и эле"мент ИЛИ 52 проходит по связи 25 установки нуля регистра 10 адреса, К моменту появления импульса на выходедешифратора 9 триггер 36 переключает"ся в единичное состояние и по связи 4 устанавливается режим приемакода.Таким образом, выполняется за 55пис ь кода первого символа в верхнийрегистр 2 символа. Второй синхроимпульс с входа 51 проходит уже черезэлемент И 44, так как триггер 3613 .632 зуемых языков. В отличие от известных устройств, требующих для смены языка повторной разработки и изготовления нового блока кодирования адреса, в предлагаемом для перехода на новый язык меняется лищь содержимое блока памяти. Сама же аппаратурная реали" зация устройства является универсаль" ной и независимой от используемых языков, Кроме того, устройство позволяето работать с входными языками, разрядность слов которых изменяется в очень широком диапазоне: от единиц до десятков и сотен двоичных разрядов. Если при использовании известного 5 устройства для трансляции кодов с р входных языков необходимо р блоков кодирования адреса и р карт ззполне" ния блока памяти, то предлагаемое устройство позволяет иметь в распоря 20 жении одно устройство и р карт запол. нения блока памяти, что существенно расширяет область применения,формула изобретения Устройство для аппаратурной трансляции, содержащее элементы И, блок памяти, информационные входы которого соединены с первой группой инфор- Зо мационных входов устройства, а вход записи подключен к первому входу синхроимпульсов устройства, информационные выходы блока памяти подключены к первой группе входов регистра выдачи, вторая группа входов которого подключена к выходам регистров символа, информационные входы кото" рых соединены с второй группой инфор" мационных входов устройства, выходы 4 О регистра выдачи являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения независимости аппаратурнойреализации от параметров входного языка, в него введены схема сравнения, два регистра адреса, дешифратор кода пробела, два триггера, генератор прямоугольных импульсов элементы задери. ки и дешифратор, входы которого соединены соответственно с выходами первого регистра адреса, а выходы подключены соответственно к управляющим входам регистров символов; выходы которых подключены:к первой группе входов схемы сравнения, вторая группа входов которой соединена с информаци" онными выходами блока памяти, инфор 72 1 чмационные входы первого и второго ре"гистров адреса подключены к информа" ционным выходам блока памяти, втораягруппа информационных входов устройства подключена к входам дешифратора кода пробела, выход которого соединен с первым входом первого триггера и с первым входом генератора прямоугольных импульсов, выход которого соединен с входом считывания блока памяти и через первый элемент задержки с вхо" дом второго элемента задержки и с пер" выми входами первого и второго эле" ментов И, выход первого элемента И подключен к второму входу генератора прямоугольных импульсов, к первым уп" равляющим входам приема первого регистра адреса и регистра выдачи,выход второго элемента И соединен с уп" равляющим входом схемы сравнения, пер. вый выход которой соединен с первым счетным входом второго регистра адреса, второй выход соединен с управляющим входом приема второго регистра адресаи с вторым управляющим входом приема первого регистра адреса, выходы второго регистра адреса соединены со" ответветственно с адресными входами блока. памяти, вход установки исходного состояния устройства соединен с установочными входами первого и второго триггеров и с первым входом элемента ИЛИ, второй вход синхроимпульсов устройства соединен с вторым входом первого триггера и с первыми входами третьего и четвертого элементов И, первый и второй выходы условий блока памяти. подключены соот" ветственно к первому входу второго триггера и к первому входу пятого элемента И, первый вход синхроимпульсов устройства через третий элемент задержки соединен с вторым счетным входом второго регистра адреса, пер" вый выход первого триггера соединен с вторым входом четвертого элемента И, второй выход подключен к второму вхо" ду.третьего элемента И .и к входу вы" бора приема-выдачи регистров символа, второй входвторого триггера и вход управления выдачей регистра выдачи соединены с выходом шестого элемен" та И, первый выход второго триггера соединен с первым входом шестого эле мента И и с вторыми входами первогои пятого элементов И, второй выход второго триггера подключен к второму входу второго элемента И, выход второ.го элемента задержки соединен с тре 15 993272 16тьим входом пятого элемента И и через с вторым управляоцим входом приемачетвертый элемент задержки с вторым регистра выдачи.входом шестого элемента И, выход третьего элемента И подключен к счетно- Источники информации,му входу первого регистра адреса, вы принятые во внимание при экспертизеход четвертого, элемента И соединен с 1, Заявка Великобритании У 1448211,вторым входом элемента ИЛИ, выход ко кл. О 06 Г 15/38, опублик, 1976.торого подключен к установочным вхо. Авторское свидетельство СССРдам первого и второго регистров адре" У 631931, кл. С 06 Г 15/38, 1976са, выход пятого элемента И соединен ф (прототип),