Устройство для цифрового функционального преобразования

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 и 19932Сото з СоветскихСоциалистическихРеспублик .(5 З) УДК 681. - .32 (068,8) пе дедам кзобретеккк и аткриткй .Дата опубликования описания 30.01.83(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ФУНКЦИОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ1Изобретение относится к автоматике и вычислительной технике и может быть использовано о составе гибридных вычислительных систем, а также для вы полнения функциональных преобразований5 в измерительной технике.Известно устройство для аппроксимации функций, содержащее реверсивный счетчик, управляемый делитель частоты, блок. вычитания кодов, блок деления и регистры узловых значений ординат и текущего интервала 1 1 .Недостатком устройства являетсяневозможность осущестиения операции функционального преобразования. 15Наиболее близким к предлагаемому является устройство для функционального преобразовании цифровых сигналов, , содержащее реверсивный счетчик, выходы которого являются выходами устрой- т 0 ства, и регистр, соединенный информационными входами и с шиной ввода аргумента, а выходами с входами дешифра- тора, подключенного выходами через блок 2памяти к первой группе входов блока вычитания кодов, выход обнуления которого соединен с первым входом элемента И, .подключенного вторым входом к выходу генератора импульсов а выходом к сигнальному входу управляемого делителя частоты, блок вычитания кодов второй группой входов соединен с выходами реверсивного счетчика, выходами кода раэности с управляющими входами управляоь мого делителя частотывыходом знака разности с входом управления реверсом реверсивного счетчика, а выходом обнуления с управляющим входом регистра и с входом стробирования управляемого делителя частоты, подключенного выходом к счетному входу реверсивного счеъ чика 2 ,Недостатком известного устройства является пониженная точность функционального преобразования, обусловленная равномерным расположением узлов аппроксимации на интервале представления функции.Цель изобретения - повышение точности функционального преобразования путем произвольного задания интервалов аппроксимации. При этом в зависимости от фивида функции может быть достигнуто5 сокращение необходимого числа интервалов аппроксимации, что приводит к уменьшению времени воспроизведения функции,Поставленная цель достигается тем,.что в устройство для цифрового функцио 10 нального преобразования, содержашее регистр аргумента, генератор импульсов, первый элемент И, блок вычитания ординат, управляемый делитель частоты, реверсивный счетчик результатов и блок 15 памяг и узловых значений ординат, причем информационные входы регистра аргумента соединены с входами устройства, первый вход первого элемента И соединен с выходом генератора импульсов, щ а второй вход - с выходом обнуления блока вычитания ординат, выход первого элемента И соединен с сигнальным входом управляемого делителя частоты, выход которого соединен со счетным входом реверсивного счетчика результата, выходы которого соединены с выходами устройства и входами вычитаемого блока вычитания ординат, выход знака разности которого соединен с входом управления реверсом реверсивного счетчика результата, выходы блока памяти узловых значений ординат подключены к входам уменьшаемого блока вычитания ординат, введены блок вычитания абсцисс,35 блок вычитания аргумен та, реверсивный счетчик адреса, элемент задержки, формирователь импульсов, триггер разрешения приема аргумента, второй элемент И, тригтриггер знака, блок памяти узловых значений абсцисс, буферный регистр и блок деления, причем выходы кода разности блока вычитания ординат соединены с входами делимого блока деления, выходы которого соединены с управляющими вхо 45 дами управляемого делителя частоты, входы кода делителя блока деления подключены к выходам блока вычитания абсцисс, выход обнуления блока вычитания ординаг соединен с входами синхрониза 50 ции блока деления, буферного регистра, и триггера знака, а также с вторым входом первого элемента И и через элемент задержки со счетным входом ревер-. сивного счетчика адреса, первым входом второго элемента И и входом установки.55 в ноль триггера разрешения приема аргумента, вход установки в единицу кото.рого соединен с выходом формирователя 3 993271 4импульсов, а инверсный выход соединенс вторым входом второго элемента И,выход которого подключен к входу синхронизации регистра аргумента, выходь;которого соединены с входами уменьшаемого блока вычитания аргумента,выход кода знака которого подключен квходу формирователя импульсов и информационному входу триггера знака, выходкоторого соединен с входом управленияреверсом реверсивного счетчика адреса,выходы которого подключены к адресным входам блоков памяти узловых значений ординат и абсцисс, выходы блокапамяти узловых значений абсцисс подключены к входам уменьшаемого блока вычитания абсцисс, входам вычитаемого блокавычитаемого аргумента и информационнымвходам буферного регистра, выходы которого соединены с входами вычитаемогоблока вычитания абсцисс.На фиг, 1 представлена блок-схемаустройства для цифрового функционального преобразования; на фиг. 2 - несколько участков функции с произвольнымзаданием интервалов аппроксимацииУстройство содержит регистр 1 аргумента, шину 2 ввода аргумента, Первыйэлемент И 3 генератор 4 импульсов,выход 5 обнуления блока 6 вычитанияординат, управляемый делитель 7 частоты, реверсивный счетчик 8 результата,блок 9 памяти узловых значений ординат, выходы 10 знака разности, блока6, выходы 11 кода разности блока 6,блок 12 деления, блок 13 вычитанияабсцисс, буферный регистр 14, элемент15 задержки, триггер 16 знака, блок, 17 вычитания аргумента, блок 18 памяти узловых значений абсцисс, реверсивный счетчик 19 адреса, формирователь20 .импульсов, триггер 21 разрешенияприема аргумента, второй элемент И 22.Устройство работает следующим образом,В блок 9 памяти узловых значенийординат заносятся ординаты узловых точек функции преобразования х-, Вблок 18 памяти узловых значении абсциссзаносятся абсциссы узловых точек функции преобразования, причем в первуюячейку блоков 9 и 18 памяти заноситсянулевой код. По выходному коду реверсивного счетчика 19, разрядность которого определяется количеством узловыхточек, хранимых в блоках 9 и 18 памяти, находятся коды ординаты и абсциссы соответствующего значения функциипреобразования. Блоки 6 и 13 вычитания определяют разность между поступившим и предыдущим значениями ординат и абсцисс соответственно,С помощью блока 12 деления и управляемого делителя 7 частоты ;.втоматически устанавливается коэффициент наклона интерполирующих отрезков, причем коэффициент передачи делителя 7 частоты на каждом интервале аппроксимации пропорционален отношению где ч,. и ч- предыдущее и поступившее значения ординат;Х 1 и х - предыдущее и поступившее из блока 18 памяти значения абсцисс,В исходном состоянии реверсивныесчетчики 8 и 19, регистр 1 аргумента,буферный регистр 14, триггер 16 знакаи триггер 21 установлены в нуль. Таким образом, по нулевому кеду счетчика 19 из первых ячеек блоков 9 и"18 памяти извлекаются нулевые кодыи на выходе 5 обнуления блока 6 вычитания ординат формируется переднийфронт сигнала сравнения, Сигнал сравнения с выхода 5 обнуления блока 6 поступает на второй вход элемента И 3,закрывая его на время установки коэффициента деления делителя 7 частоты, науправляющий вход буферного регистра 14,разрешая прием кода абсцисс из блока18 памяти, на вход синхронизации блока12 деления, разрешая вычисление новогокоэффициента передачи делителя 7 частоты, на вход синхронизации триггера16 знака, разрешая передачу знака, управляющего реверсом счетчика 19, и навход элемента 15 задержки, задерживающего передний фронт сигнала сравненияна время, необходимое для перезаписикода абсциссы с блока 18 памяти и буферный регистр 14,По задержанному переднему фронтусигнала сравнения с выхода элемента15 задержки открывается элемент И 22разрешая прием кода первого аргументах, и переводит счетчик 19 в следующее состояние. В блоке 17 вычитаниякодов формируется знак разности кодоваргумента х и абсциссы хо с выходаблока 18 памяти. По коду счетчика 19из блоков 9 и 18 памяти извлекаютсякоды ординаты уи абсциссы х., первогоучастка аппроксимации. При этом блоком6 вычисляется разность кодов 5 о 5 ю 25 эо З 5 ао 50 между значением блока 9 и счетчиком 8, а блоком 13 - разность кодов х, -х, между значением. блока 18 памяти ибуферного регистра 14. Блок деления вычисляет код1- ОХ-ХОуправляющий коэффициентом передачи делителя 7 частоты на первом участке аппроксимации.После поступления на вторую группу входов блока 6 кода ординат первого участка аппроксимации ч на выходе 5 блока вырабатывается задний фронт сигнала сравнения, задержанный на время, необходимое для установки коэффициента передачи в делителе 7 частоты.По заднему фронту сигнала сравнения открывается элемент И 3 и импульсы с выхода генератора 4 импульсов поступают на счетный вход реверсивного счетчика 8, По задержанному элементом 15 задержки заднему фронту сигнала сравнения триггер 21 переводится в еди-.ничное состояние, закрывая элемент И 22 и запрещая прием очередного аргумента до момента отработки поступившего аргумента х, Таким образом происходит ступенчато-линейная интерполяция функции на первом интервале аппроксимации, причем частота импульсов с выхода генератора 4, поступающая на счетчик 8, определяется коэффициентом деления делителя 7 частоты.При совпадении кода счетчика 8 и ко-. да ч на выходе 5 обнуления блока 6 формйруется очередной импульсный сигнал, по переднему фронту которого элемент И 3 закрывается, в буферный регистр 14 записывается код х 1 абсциссы из блока 18 памяти. По задержанному элементом 15 задержки переднему фронту сигнала сравнения счетчик 19 переходит в следующее состояние и из бль ков 9 и 18 памяти извлекаются коды ординаты ч и абсциссы х второго участка аппроксимации, Блок 12 деления вычисляет новый код, управляющий коэффициентом передачи делителя 7 частоты, и начинается ступенчато-линейная интерполяция второго участка аппроксимации. При достижении счетчиком 8 кода ч .на выходе обнуления блока 6 формируеъся передний фронт сигнала сравнения, по которому элемент И 3 закрывается и код х с выхода блока 18 памяти переписывается в буферный регистр 14. По задержанному элементом 15 задержному входу триггера знака, выход которого соединен с входом управления реверсом реверсивного счетчика, адреса,выходы которого подключены к адреснымвходам блоков памяти узловых значенийординат и абсцисс, выходы блока памятиузловых значений абсцисс подключены квходам уменьшаемого блока вычитанияабсцисс, входам вычитаемого блока вычитания аргумента и информационнымвходам буферного регистра, выходы которого соединены с входами вычитаемогоблока вычитания абсцисс.Источники информации,принятые во внимание при экспертизе3 1. Авторское свидетельство СССРпо заявке И 2992317/18-24,кл. С 06 Р 15/353, 10.10,80.2, Авторское свидетельство СССРпо заявке М 2855014/18-24,30 кл. С, 06 Р 15/353, 18.12,79 (прототип),+1 ХК+Г Составитель А. Чекановаш Техред И, Гайду Корректор М, Шароши Редактор Тираж 704 Подписное НИИПИ Государственного комитета СС по делам изобретений и открытий 3035, Москва, Ж, Раушская наб