Устройство контроля отношения сигнал-помеха

1509761 Составитель Н. Михалеведактор Н.Яцола Техред Л,Олийнык Корректор А.Обручар Заказ 5802/40 Тираж 714 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям113035, Москва, Ж, Раушская наб., д. 4/5 ГКНТ СССР Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 3 1509761изменения отношения сигнал - помехаза счет двухкратного добавления кэтой смеси помех известного уровня,а после демодуляции определяют приращения ошибок, возникающие при соответствующих изменениях отношения сигнал - помеха и вычисляют исходное отношение сигнал в поме, Управление устройством осуществляется блоком 5 управлений. 6 з.п. ф-лы, 8 ил.сравнения, при этом выход приемника 45 1 через последовательно соединенные блок 3 измерения уровня сигнала, блок 4 генераторов помех и блок 2 демодуляторов подключен к соответствующим входам блока 5 обработки сигналов ошибки,Блок 3 измерения уровня сигнала содержит детектор 11, к выходу которого подключен аттенюатор 12.Блок 4 генерачоров помех содержит последовательно соединенные первый генератор 13 помехи и первый сумматор 14, а также второй генератор 15 помехи и второй сумматор 16. 50 Изобретение относится к области радиоизмерений и может быть использовано в радиолиниях при приеме дискретных сигналов.Цель изобретения - повышение точности контроля путем моделирования канала связи и введения характеризующих его помех в канал связи при конт роле отношения сигнал - шум.На фиг,1 представлейа блок-схема устройства; на фиг.2 - структурные схемы блока измерения уровня сигнала и блока генераторов помех; на фиг.3- структурная схема блока обработки сигналов ошибки; на фиг.4 - структурная схема блока управления; на фиг,5 структурная схема блока функционального преобразования; на фиг.б - струк.30 турная схема блока опорных напряжений; на фиг.7 - структурная схема вычислительного блока; на фиг.8 - диаграммы, поясняющие работу устройства.Устройство содержит приемник 1 ф 35 блок 2 демодуляторов, блок 3 измерения уровня сигнала, блок 4 генераторов помех, а также последовательно соединенные блок 5 управления, блок 6 обработки сигналов ошибки, блок 7 40 функционального преобразования, к третьему входу которого подключен блок 8 опорного напряжения, аналоговый вычислительный блок 9 и блок 10 Блок 6 обработки сигнала ошибки содержит последовательно соединенные первые сумматор 17 по модулю два, электронный ключ 18, интегратор 19, пороговый блок 20, накопитель 21 и цифроаналоговый преобразователь 22, а также последовательно соединенные вторые сумматор 23 по модулю два, электронный ключ 24, интегратор 25, пороговый блок 26, накопитель 27 и цифроаналоговый преобразователь 28.Блок 5 управления содержит последовательно соединенные тактовый генератор 29, первый элемент И 30, счет- . чик 31, ждущий мультивибратор 32 и элемент НЕ 33, при этом выход ждущего мультивибратора 32. подключен к входу второго элемента И 34, к второму входу которого подключен генератор 35 считывания.Блок 7 функционального преобразования содержит последовательно соединенные первые аналоговый сумматор 35, функциональный усилитель 36 и блок 37 вычитания, а также последовательно соединенные вторые аналоговый сумматор 38, функциональный усилитель 39 и блок 40 вычитания, при этом к вторым входам первого 37 и второго 40 блоков вычитания подключен выход третьего функционального усилителя 41.Блок 8 опорного напряжения содержит последовательно соединенные генератор 42 пилообразного напряжения, первый электронный ключ 43 и второй электронный ключ 44, параллельно которому подключен конденсатор 45 памяти.Аналоговый вычислительный блок 9содержит последовательно соединенныепервый умножитель на два 46, первыйблок 47 вычитания, первый аналоговыйделитель 48, первый аналоговый умно-.житель 49 и второй блок 50 вычитания,к второму входу первого аналоговогоделителя 48 подключены последователь5 15097но соединенные третий блок 51 вычитания и второй умножитель 52 на два,к второму входу второго блока 50 вычитания подключен выход четвертого5блока 53 вычитания, к входам которогоподключены соответственно второй 54и третий 55 аналоговые делители,Работа устройства основана на наличии нелинейной зависимости междувероятностью ошибки и отношениемсигнал в поме Ь = Рс /Р при приеме2дискретного сигнала.Так, при нормальном распределенииотношения мощностей сигнала и помехив канале связи 1( = -2 1 п(,2 Р ) дляЫсигналов частотной телеграфии (ЧТ) иЬ = -1 п(2 Р ) для сигналов ОФТ дляоФрадиоканала с замираниями при релеевском распределении амплитуд 201Ь = --- 2 для сигналов ЧТ,Р оо(При измерении исходное отношениесигнал - помеха Ь и вероятность ошибкиг.ов канале Р, неизвестны. Создадим25,модель канала связи, в которой принимаемая смесь сигнала и помехи Р.помехой с мощностью Р, котораяимеет те же статистические характерис-З 0тики, что и помеха в канале связи,Статистические характеристики помехи определяются до начала передачи исчитаются неизменяющимися в течениевремени передачи. Эти характеристикисохраняются практически неизменнымидлительное время (десятки минут ивыше) относительно передачи короткихсообщений, например в сетях передачиданных. В результате отношения сигналпомеха на выходе смоделированныхканалов связи будут равны:РоЬ (1)и и2х р +2 Ри вероятности ошибки при приеме сигнала связиРсР Риои(8)Подставив (7) в (8),получаемЯ Р 2 ьи, - Ы Ь7 Г в- - 1 (9)о Р 2(Ы 11-ЫЕ 7Таким образом, измерив изменениеотношения сигнал - помеха при добавле 4 В нии дополнительной помехи, можно одно.значно определить отношение сигналпомеха в канале связи,Изменение отношения сигнал в поме можно определить по изменению вероят(2)ности ошибки в модели каналат Ро +ЫР,; Ро + Ы Р . ЫР, ЫР- Р о Р оем где величина 1".о выражается согласно(9) через ЫЬ, и ЫЬТак, например, при нормальномраспределении вероятностей мощностей 61 6Дополнительные ошибки, вносимые моделью канала, выделяются при поэлементном сложении по модулю два демодулированного сигнала (фиг.8 диаграмма 1) и демодулированных сигналов с дополнительной помехой (фиг.8 диаграммы 2 и 3).Отношение числа дополнительных ошибок (и, и п) к общему числу посылок за время цикла измерения (1(1) при достаточно большом М равно дополнительным значениям вероятности ошибки Таким образом, изменение вероятностей ошибки в модели канала связи может быть измерено,Изменение отношения сигнал - помеха определяется какРс Рс Рс РиАЬ,т.Рп Ри +Рп Рп Ри +Рйт Рви509761 1- ехр2 1- ехр2 1 гвеличины отношения сигнал в поме Ьри вероятности ошибки Р = 1(й) в канале связи.2Так как зависимость Р = ГЬ )однозначна, то существует и обратная зависимость й 2= р(Р) и можнозаписать15 2 2 ((Р +ЬР Ч(Р,)С(Р, ),20 25 ЬЬ, = - 21 п 2(Ро + ЬР )+ 21 п(2 Р, )ЬЬ = - 21 п 2(Р, + ЬР 2 ) + 21 п(Ро ),(12) В устройстве решение данной системы уравнений осуществляется аналоговым вычислительным блоком 9 на основеизмеренных значений ЬР, и Ь Р, из которых формируются значения величин2ЬЙ, и ЬЬ с помощью подставляемогоблоком 8 опорного напряжения значенияР и согласно формулы (9) производит"о2ся вычисление величины й которая 40сравнивается с величиной Ьполучено)2ной из опорного значения. Ро = Г Ь )Равенство этих величин эквивалентноодновременному обращению обоих уравнений системы в тождества, т;е. решению системы. Значение опорного напря-.,жения в этот момент определяет вероятность ошибки в канале связи.Вводимые блоки имеют следующееназначение,50Блок 3 измерения уровня сигнала(фиг.2) предназначен для формирования напряжения, пропорциональногодействующему значению величины смесисигнала и помехи, принимаемой приемником Р Р + РБлок 4 генераторов помех (фиг.2).предназначен для формирования помех,имеющих статистические характеристики 1 1 о Ь 11ЬР = - ехр (- -о- -- 2 1 1 о + Ь 12.ЬР = -ехр ( о 2 2 1Таким образом, имеем систему иэдвух уравнений, в которых величиныЬР и ЬР 2 измеряются, а значенияЬЬ и ЬЬ являются неизвестными,те, возможно однозначное решениесистемы уравнений относительно ЬЬ, иДЬ 2, вычисление по этим значениям при этом принимаем, что вероятностьискажения одной и той же посылкив канале связи и в модели канала равна нулю, поскольку требования к вероятности ошибки в канале достаточно велики и вероятность двухкратного искажения посыпки достаточно мала. Таку для приводимого примера Ь-21 п(2 Р), и получаем помех конкретного канала связи и величину, определяемую значением измеренного уровня сигнала Р /Р = сопзй, а также для сложения вырабатываемых помех с принимаемым сигналом в сумматорах, образующих модель канала свя- . зи.Блок 5 управления (фиг.4) предназначен для формирования сигналов, управляющих работой устройства. С по. - мощью тактового генератора 29, синхронизируемого принимаемым сигналом, формируется последовательность импульсов (фиг.8 диаграмма б), число которых подсчитывается счетчиком 31 (фиг.8 диаграмма 7), объем которого определяет число посылок в цикле измерения (объем выборки), По заполнении счетчика 31 на его выходе формируется одиночный импульс (фиг8 диаграмма 8), которым запускается ждущий мультивибратор 32, формирующий управляющий импульс (фиг.8 диаграмма 9), который используется для приведения в исходное состояние и запуска отдельных блоков устройства в новом цикле измерения, а также разрешает выдачу на выход блока импульсовсчитывания (фиг.8 диаграмма 10) навремя действия управляющего импульса.Блок 6 обработки сигналов ошибки(фиг.3) предназначен для выделенияискаженных посылок, возникающих вмодели канала связи путем сложенияпо модулю два демодулированного сигнала, принимаемого приемником (фиг.8диаграмма 1),и демодулированных сигналов, полученных в модели каналасвязи (фиг.8 диаграммы 2 и 3), формирования импульсов, соответствующихискаженным посылкам (фиг.8 диаграммы4 и 5) и записи этих импульсов в нако 15пители 21 и 27,Для исключения коротких импульсов,возникающих при краевых искаженияхпосылок и не являющихся ошибками,применены интеграторы 19 и 25 и пороговые блоки 20 и 26, Импульсы, записанные в накопители 21 и 27, считываются в цифроаналоговые преобразователи 22 и 28 (фиг.8 диаграммы 11 и12) импульсами считывания из блока 5 25управления по окончании цикла счета(фиг,8 диаграмма 10).На выходах преобразователей 22 и28 формируются напряжения, пропорциональные числу импульсов, поступивших 30на их входы, т.е, числу ошибок за время цикла измерения, т.е. дополнительным изменениям вероятности ошибки(фиг.8 диаграммы 13 и 14)Блок 7 функционального преобразования (фиг.5) предназначен для выполнения операций сложения напряженийс выхода блока 7 обработки сигналовошибки и опорного напряжения (т,е.Формирования напряжения, пропорционального вероятностям ошибки Р,= Р + Ь.Р, и Р = Р,+ аР ) и для преобразования этих напряжений в напряжения, пропорциональные отношениямсигнал в поме Ь =(РО ), 11 - ч(Р 1 ), 45Ь =(Р) с помощью усилителей, имею.щих характеристику вида (например,1161 х -21 п(2 БвхВычислительный блок 9 (фиг,7)предназначен,цля Формирования напряжения пропорционального отношениюсигнал в поме в канале связи (Ь)из напряжений, вырабатываемых блоком 7 функционального преобразованияи блоком 3 измерения уровня сигнала,путем решения в аналоговом видеуравнения (9).Блок 8 опорного напряжения (фиг.б)предназначен для формирования плавно возрастающего за время цикла измере-"ния напряжения (фиг.8 диаграмма 15),которое принимается пропорциональным вероятности ошибки в канале связи (Р ).Рост опорного напряжения прекращается при поступлении управляющегонапряжения от блока 10 сравнения. Поокончании цикла измерения производится приведение схемы в исходное состояние.Блок 10 сравнения вырабатываетуправляющее напряжение (фиг.8 диаграмма 16) при достижении равенстванапряжений на его входах.Устройство работает следующим образом,Сигнал с выхода промежуточной частоты приемника 1 поступает на блок 3измерения уровня сигнала, выходноенапряжение которого поступает на аналоговый вычислительный блок 9, а также управляет величиной напряжения помехи блока 4 генераторов помех,Сигналы, вырабатываемые генераторами 13 и 15 помехи, складывается с при-,нимаемыми приемником сигналом в сумматорах 14 и 1 б (причем генераторы по- мех не должны быть коррелированы),с выходов которых сигналы с измененным отношением сигнал - помеха подаются на демодуляторы, на выходах которых выделяются дискретные сигналы(фиг,8 диаграмма 1), в результате чего выделяются ошибки, возникающие всигнале при изменении отношения сигнал в поме (фиг.3. диаграмма 4 и 5).Сигналы ошибок накапливаются внакопителях 21 и 27 и по окончаниицикла измерения списываются из нихцифроаналоговые преобразователи 22 и28 (фиг.8 диаграммы 11 и 12).На выходах преобразователей 22 и28 формируются напряжения, пропорциональные вероятностям ошибки ЬР и ЬРг(Фиг,8 диаграммы 13 и 14), иэ которыхс помощью блока 7 функционального преобразования, блока 8 опорного напряжения и аналогового вычислительногоблока 9 производится Формирование напряжения, пропорционального отношениюгсигнал в поме Й , которое сравнивается с напряжением, пропорциональным от. гношению сигнал -помеха пс,формируемымнепосредственно из опорного напряжения. При их совпадении, т,е. блок 10 сравнения вырабатывает управляющее напряжение (фиг.8 диаграмма 16)5 которым прекращается дальнейшее увеличение опорного напряжения (т.е. уменьшение напряжения, пропорционального Ь 1 ) и его запоминание на конденсаторе 45 памяти блока 8 опорного . 10 напряжения до окончания цикла измерения. При этом опорное напряжение оказывается, как было показано, пропорциональным вероятности ошибки в канале связи и может быть непосредственно измерено.Формула изобретения1.Устройство контроля отношения сигнал в поме, содержащее последовательно .соединенные приемник и блок измерений уровня сигнала, а также блок демодуляторов и блок сравнения, отличающееся тем, что, с 25 целью повышения точности контроля отношения сигнал - помеха при приеме дискретного сигнала, введены последовательно соединенные блок управления, блок обработки сигналов ошибки, блок 30 функционального преобразования и аналоговый вычислительный блок, а также блок генераторов помехи и блок опорного напряжения, выход которого подключен к соответствующему входу блока функционального преобразования, первый вход - к выходу блока управле:ния, второй вход - к выходу блока сравнения, второй вход которого подключен к третьему выходу блока функ- :4 О ционального преобразования, при этом выход блока измерения уровня сигнала подключен к третьему входу аналогового вычислительного блока и первому входу блока генераторов помех, второй 45 вход которого подключен к выходу приемника, а выходы - к соответствующим входам блока демодуляторов, первый вы" ход которого подключен к входу блока управления и третьему управляющему входу блока обработки сигнала ошибки, сигнальные входы которого подключены к соответствующим сигнальным выходам блока демодуляторов.2,Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок генераторов помех содержит последовательно соединенные первый генератор помехи и первый сумматор, выход которого подключен к входу второго сумматора,к второму входу которого подключенвыход второго генератора помехи, приэтом входы генераторов помехи объединены и являются первым входом блока,вторым входом которого является второй вход первого сумматора, а выходами - выходы сумматоров.З.Устройство по п,1, о т л ич а ю щ е е с я тем, что блок обработки сигналов ошибки содержит последовательно соединенные первые сумматорпо модулю два, электронный ключ,интегратор, пороговый блок, накопитель и цифроаналоговый преобразователь, а также последовательносоединенные вторые сумматор по модулю два, электронный ключ, интегратор,пороговый блок, накопитель и цифроаналоговый преобразователь, при этомвходы сумматоров по модулю два являются сигнальными входами блока,а выходы цифроаналоговых преобразователей - выходами блока, управляющие входы накопителей объединеныи являются первым управляющим входомблока, управляющие входы электронныхключей и цифроаналоговых преобразователей объединены и являются вторымуправляющим входом блока, а управляющие входы сумматоров по модулюдва объединены и являются третьимуправляющим входом блока,4,Устройство по п,1., о т л и -ч а ю щ е е с я тем, что блок управления содержит последовательно соединенные тактовый генератор, вход которого является входом блока, первыйэлемент И, счетчик, ждущий мультивибратор, выход которого является первымвыходом блока, и элемент НЕ, выходкоторого подключен к второму входупервого элемента И, при этом выходждущего мультивибратора подключен кпервому входу второго элемента И,выход которого является вторым вьходом блока, а к второму входу - генератор считывания,5.Устройство по п,1, о т л и -ч а ю щ е е с я тем, что блок функционального преобразования содержитпоследовательно соединенные первыеаналоговый сумматор, функциональныйусилитель и блок вычитания, последовательно соединенные вторые аналоговый сумматор, функциональный усилитель и блок вычитания, а также третий функциональный усилитель, входкоторого объединен с вторыми входамианалоговых сумматоров и является входом опорного напряжения блока, а выход подключен к вторым входам блоков вычитания, выходы которых являются выходами блока, и является третьим выходом блока, при этом сигнальными входами блоков являются входы аналоговых сумматоров. 106.Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок опорного напряжения содержит последовательно соединенные генератор пилообразного напряжения, первый электрон ный ключ и второй электронный ключ, параллельно которому подключен конденсатор памяти, один вывод которого подключен к общей шине, а другой является выходом блока, при этом управ ляющие входы генератора пилообразного напряжения и второго. электронного ключа объединены и являются первым входом блока, вторым входом которогоявляется управляющий вход второго 25 ключа. 7.Устройство по п.1, о т л и -ч а ю щ е е с я тем, что аналоговыйвычислительный блок содержит последовательно соединенные первый умножитель на два, первый блок вычитания,первый аналоговый делитель, к второму входу которого подключены второйумножитель на два, аналоговый умножитель и первый блок вычитания, выходкоторого является выходом блока, ак второму входу подключен выход вто-.рого блока вычитания, к входам которого подключены соответственно второй и. третий аналоговые делители,первые входы которых объединены .свходом второго умножителя на два иподключены к выходу четвертого блокавычитания, первый вход которого объединен с вторыми входами первого блока вычитания и второго аналоговогоделителя и является вторым входоманалогового вычислительного блока,первым входом которого являютсяобъединенные вход первого умножителя на два, вторые входы четвертогоблока вычитания и третьего аналогового делителя, при этом третьим входоманалогового вычислительного блокаявляется второй вход аналоговогоумножителя.