Устройство для отображения информации

(088.8)свидетельство СССРС 06 Р 3/153, 1983.идетельство СССРС Об Р 3/4, 1984. ОБРАЩЕНИЯ ИН вычисл я ис ного зах.ластиражеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ЦЛЯ ОТФОРМАЦИИ(57) Изобретение относится ктельной технике, в частности к сствам вывода информации с ЗВМ, ипредназначено преимущественно длпользования в составе вычислителкомплекса в школах, училищах, вуЦель изобретения - расширение обприменения устройства путем отоб 474634 А 1 ния изменений иэображения в реальноммасштабе времени, которая достигается введением второго 5, третьего 7 ичетвертого 17 регистров, блока 15сопряжения, буферных регистров 2,1 -2.3, двух групп регистров 3.1-3.М и8,1-18.Ч сдвига, коммутаторов 6 и 1и переключателя 8 режимов работь исоответствующих функциональных связей. Изобретение позволяет при использовании его в составе вычислительной систем. в школах, училищах ивузах динамически отображать экраннуюпамять одного пользователя на телевизионные экраны двух или группыпользователей, при этом экранная память представляет собой ОЗУ и поэто- жму для модитикадии части изображениядостаточно об этой части считать изЗВМ, а затем снова записать в экранную память, 2 з.п. Ф-лы, О ил.474634 и сер Не 3 ц 3 имая юслз кадраФм. Я одииая час Ура 5 Е 7,Г ректор М, Де едакт каз 1894/46 Тираж 667 Нодписно ВНИИПИ роизводственно-издательский комбинат "Патент", г. Ужго Гагарина, 101 17./-- УИ -авивУФ,6 Составитель И. ЗагннайкоДанко Техрец М,Дидык К сударственного комитета по изобретения 113035, Москва, 3-35, Раушская открытиям при ГКНТ СССР1474634 Изобретение относится к вычислительной технике и может быть использовано для вывода и отображения информации на экраны телевизионных приемников, преимущественно в составе вычислительных систем для школ, училищ и вузов,Цель изобретения - расширение области применения устройства путемотображения изменений изображения в Юреальном масштабе времени,На Фиг. 1 представлена функциональная схема устройства; на фиг.2схема формирователя адреса;нафиг.З - схема блока синхронизации; на 15Фиг. 4 - схема блока сопряжения; наФиг.5 - схема блока управления; нафиг. 6 - формат физического адреса;на фиг. 7 - условная схема движениябитов через коммутатор; на фиг. 8 - 20временная диаграмма развертки строки; на Фиг, 9 - временная диаграммаразвертки кадра; нафиг, 10 - временная диаграмма единичного циклаработы блока управления.25Устройство содержит блоки 11-1,Иоперативной памяти, буферные регистры2.1-2,И, первую группу регистров 3.1 -З.И сдвига, мультиплексор 4, второйрегистр 5, первый коммутатор б,третий регистр 7, переключатель 8 режимов работы, цифроаналоговые преобразователи 9.1-9,И, телевизионные приемники 10.1-10,И, второй коммутатор11, первый регистр 12, формирователь 3513 адреса, блок 14 синхронизации,блок 15 сопряжения, блок 16 управления, четвертый регистр 17 и вторуюгруппу регистров 18.1-18.И сдвига,Позициями 19-44 обозначены соответствующие связи между блоками устройства. Позицией 45 обозначен видеовход устройства (выход видеомагнитофона 46)Формирователь 13 адреса содержит счетчик 13,1, регистр 13.2, 45мультиплексор 13.3, триггеры 13,4 и13.5.Блок 14 синхронизации содержитсчетчик 141, накопители 14.2 и 14.3и .триггер .14.4. Позициями 14.5"14.7 50обозначены связи между элементамиблока. Блок 15 сопряжения содержит элемент 15, сравнения, триггер 15.2, 55 первый 15.3 и второй 15.4 приемопередатчики, элемент ИЛИ-НЕ 15.5, инвертор 15.6, элемент И-НЕ 15,7, переключатель 15.8. 2Блок 16 управления содержит генератор 16.1 тактовых импульсов, счетчик 16.2 тактов, первый 16.3 и второй 16. 4 дешифраторы.Устройство работает следующим образом.Логически завершенной единицейработы устройства является цикл регенерации. Один цикл регенерации состоит из восьми тактов. За один циклвыполняется вывод на телевизионный .приемник восьми точек и записьсчи -тывание) одного байта данных со стороны ЭВМ. Поэтому в устройстве предусмотрены циклы четырех типов; циклчистой регенерации, цикл регенерациии записи, цикл регенерации и считывания, цикл регенерации памяти без регенерации изображения,Цикл чистой регенерации,Цикл чистой регенерации осуществляется тогда, когда триггер 15.2 блока 15 очищен. При этом мультиплексор13.3 адреса блока 13 на адресные входы 20 блоков 11-1,И коммутирует выходы счетчика 13,1 адреса и первоготриггера 3,5, т.е. в циклах регенерации генератором адресов данных дляформирования изображения на экранахтелевизионных приемников являетсясчетчик 13.1 адреса следовательно,адреса формируются линейно. Нулевойтакт является исходным тактом ,(фиг.10), поэтому на этом такте содержательных операций в устройствене происходит, На двух последующихтактах считывается с блоков 1.1-1.И первая группа данных, которые передаются в буферные регистры 2.1-2.И.Одновременно блок 16 Формирует сигналпереключения первого триггера 13.5 ина третьем такте блок 1 6 снова инициирует такт считывания данных с блоков 1,1-1.И, которые на четвертомтакте записываются в первую группурегистров 3.1-3.И сдвига. Синхронно с первой группой данные с буферных регистров записываются во вторую группу регистров сдвига 18.1 - 18,И. С этого момента начинается вывод новой группы битов байтов в телевизионные приемники, причем первая половина группы битов выводится на четырех последующих тактах текущего цикла а вторая половина будет выведена на первой половине следующего цикла, т,е, в первой половине текуцего цикла параллельно выбору данных с1474 блоков памяти осуществляется вывод нателевизионные мониторы данных, записанных в регистры сдвига на предыдущем цикле. Так как тактовые входы5регистров сдвига объединены в общуюшину, то регистры сдвига работаютсинхронно, После каждого такта регистры 3.1-3. и 18,1 - 18,Ч сдвига синхронно подают на входы коммутатора 6 очередные биты, подлежащие выво -ду в телевизионные приемники. Циклзавершается очисткой первого триггера 13,5, увеличением счетчика 13.1адреса на единицу и формированием 5сигнала опроса триггера 15.2 активности блока 15 путем формированиясигнала опробирования по входу 29.1триггера 15.2. Если при этом триггер15.2 активности установился, то сле Одующий цикл совмещается с записью(считыванием) в блоки 1.1-1.И данныхс ЭВМ,Цикл регенерации, и запись (считывание), 25Триггер 15,2 активности устанавливается при опросе только в том случае, если имеет место канальный сеансЭВМ, т.е, сигнал СИА имеет активныйуровень, который, поступая на элемент 3015,1 сравнения,открывает ега, иличасть адресного каца, поступающая напервый порт элемента 15.1 сравнения,совпадает с кодом, монтажно установ.ленным на переключателе 15.8 коммутационной панели, которая служит длязадания области памяти, отведеннойдля экранной памяти, Так как экраннаяобласть памяти вычислительной сисмай рассматривается как некотораяобласть памяти из адресного пространства самой вычислительной системы,т.е. ЭВМ к этой области памяти обращается точно так же, как если бы онаобращалась к ОЗУ вычислительной системы.Цля того, чтобы разграничить в канальном сеансе адресную часть сеанса,через переключатель 15.8 заведенысигналы направления передачи, сопроОвождающие данные с помощью элементаИЛИ-НЕ 15,5. Сигнал направления черезинвертор 15.6 поступает на вход элемента И-НЕ 15.7 и открывает его дляпрохождения сигнала ответа устройства .15на запрос ЭВМ ио концу канальногосеанса сигнал синхронизации пассивного устрайствд), По сигналу СИА адресный код с порта передачи магист 6344ральных приемопередатчиков 15.3 защелкивается в регистре 13.2 адреса, а один разряд - во втором триггере 13,4. Следует отметить, что запись адреса в регистр адреса и сравнение адреса осуществляются асинхронно спроцессами, происходящими в этот момент в устройстве. Факт запроса отЭВМ устройство обнаруживает толькопри опросе триггера 15.2 активностинезависимо от типа канального сеанса,поэтому до тех пор, пока триггер активности 15.2 не установится, блок16 не реагирует на сигналы, поступающие в него по входам 30.1. По этимвходам в блок 16 поступают сигналынаправления передачи и число байтов(один байт, если сигнал "единичный",и два байта, если сигнал "нулевой),Первая часть рассматриваемого типацикла устройства, независимо от направления передачи, в точности совпадает с первой половиной цикла чистойрегенерации,Запись или считывание данных осуществляется во второй части цикла.При этом на четвертом такте цикламультиплексор 13,3 формирователя 13переключается на регистр 13,2 адресаи триггер 13.4, одновременно блок 16инициирует сигналы обращения к блокам 1.1 -.И. На шестам такте, в зависимости от кодов на группе выходоврегистра 17, которые передаются вблок 16 по входам 35, возбуждаетсяодин иэ выходов 36 дешифратора 16.4и осуществляется запись в 1-й блокиз блоков. 1,1-1.М непосредственнос младшей группы выходов порта передачи блока 15. Одновременно данные состаршей группы выходов норта передачи заносятся регистр 12, Если в одном канальном сеансе в устройство передаются два байта (слово, то очевидно, что в регистр 12 записываетсястарший байт, На последнем седьмомтакте одновременно переключаются первый и второй триггеры 13,4 и 3,5,увеличивается счетчик 13, адреса наединицу, запираются магистральныеприемопередатчики 15.3, открываетсярегистр 12 и формируется сигнал синхронизации пассивного устройства, который по входу 29.2 поступает на элемент И-НЕ 15.6 и с выхода этого элемента передается в общую магистраль22 ЭВМ. Канальный сеанс передачи данных с ЭВМ в устройство завершается, б 147463но в устройстве полный цикл записине закончен. Так как в конце первогоцикла сигнал опроса триггера 15,2активности не формируется, триггер15.2 активности сохраняет свое состояние, Следовательно, цикл записиснова повторяется, но так как в конце предыдущего цикла второй триггер3,4 переключается, то следующий 10байт, но уже с выхода регистра 12,записывается по следующему адресу.физический адрес, по которому записываются данные, отличается от ка"нального адреса (по входу 22), Необходимость такого преобразования следует нэ того, что в одном из блоков1.1-1,И размещаются экранные областидвух пользователей, Разрядом разграничения этих областей служит разрядР 1, который поступает с регистра 12,Модифицируемым разрядом при записи второго байта является разряд Р 2,который поступает с выхода второготриггера 13.4, 25Аналогично выполняется цикл считывания за исключением того, что в циклах считывания данные с блоков 1.в1.Б считываются в буферные регистры2.1-2.Ю, а уже с их выходов с помощью 30мультиплексора 4 данные переносятсяв регистр 5. С регистра 5 данные (по. входам 44) через порт передачи блока15 направляются в общую магистраль22 ЭВМ,Цикл регенерации памяти без регенерации изображения.Цикл регенерации памяти осуществляется для того, чтобы сохранить информацию в блоках 1.1-1.Н. Циклы регенерации памяти проводятся тогда,когда нет циклов регенерации изображения (фиг.9), т.е. в гашенной частителевизионного экрана, Работа устройства в циклах регенерации памяти совпадает с циклами регенерации изобра-жения эа исключением того, что коммутатор 6 заблокирован и вывод информации не осуществляется.Рассмотрим работу устройства приразвертке одного кадра изображения.Для создания эффекта статическойкартины на экранах телевизионных приемников устройство генерирует полный видеосигнал с частотой 50 Гц.Один полный видеосигнал собтветствуетразвертке одного телевизионного кадра. Телевизионный кадр состоит из32 строк, а каждая строка - из 46512 точек, Но в нашем конкретном примере информативными являются только 200 строк и 320 точек в строке.Распределение информативных строк и точек в строке принято так, чтобы видимая часть растра занимала центральную часть телевизионного экрана, т,е, информативными являются строки от 56-й до 256-й, а в строке - точки от 96-й до 416-й, В каждом цикле выводятся на телевизионные экраны 8 точек, следовательно, для вывода 512 точек устройство выполняет 64 цикла, но так как информационными являются только 320 точек, то содержательными являются только 40 цикловОстальные циклы не информативны и служат только для отсчета длительности строки и формирования сигнала синхронизации строки. Число циклов в строке отсчитывается счетчиком 14.1 тактов блока 14. На первых 12 циклах сигнал блокировки по выходу 32 имеет низкий уровень (фиг. 8), следовательно, информация на телевизионные экраны не поступает ("0") . С 12-го такта начинается цикл регенерации, устанавливается сигнал блокировки, .при этом после каждого цикла регенерации счетчик 13.1 адреса по входу 34 наращивается на "единицу".Циклы регенерации продолжаются до 52-го цикла, после которого снова снимается сигнал блокировки и остальные 2 циклов опять становятся пассивными, при этом счетчик 13,1 адреса не изменяет свое состояние, а после 64-го цикла формируется сигнал синхронизации на выходе 31 и начинается развертка следующей строки.Развертку кадра рассмотрим в привязке к счетчику 13,1 адреса и, поскольку видимая часть кадра начинается с 56-й строки, за начало отсчета развертки кадра принимаем эту строку. Она соответствует нулевому состоянию счетчика 13.1 адреса, При этом триггер 14.4 переключения счищен, Нулевое состояние этого триггера служит признаком видимой части кадра (фиг.9), При достижении счетчиком 13.1 адреса числа 8001 накопитель 14,3 по входу 4,5 устанавливает триггер 14,4 переключения, Соответственно переключается состояние одного из выходов 14.7, сигнал по которому поступает в накопитель 14.2 и инициирует сигнал блокировки на выхо 14746348де 32. Сигнал блокировки гасит изоб- намике за его работой, При этом неражение на экране телевизионного при- требуется дополнительное программноеемника, Счетчик 13,1 адреса переклю- обеспечение,чается в исходное состояние и начи 5На фиг. 7 в приведена схема когданает отсчет снова с нуля, Далее уст- один вход закоммутирован на все выхоройство выполняет циклы регенерации ды коммутатора. В этом случае на всехпамяти до очистки триггера 14.4 пе- телевизионных экранах отображаетсяреключения. При достижении счетчиком экранная память одного пользователя.13.1 адреса числа 2045 накопитель 10 Если такой памятью является память14.3 формирует на выходах 14.7 кад- учителя, то все ученики на своих теровый синхросигнал, который поступает левизионных приемниках наблюдают то,на информационный вход накопителя что выполняет учитель,14.2, при этом инициируется по выхо- С переключателя 8 может быть переде 31 синхросигнал длительностью око ключен коммутатор 11 на вход 45 сло 192 мкс, Кадровый синхросигнал видеомагнитофона 46 (фиг.1)при этомснимается при достижении счетчиком коммутатор 6 блокируется и полный13.1 адреса числа 2240, и с этого мо- видеосигнал поступает с видеомагнитомента начинается новый кадр. Видимая фона по входу 27. Очевидно, что причасть кадра начинается, когда счет этом на всех телевизионных приемникахчик 13.1 адреса достигает числа 4481, отображается одна и та же информапри этом формируется сигнал очистки ция с видеомагнитофона.триггера 14.4 переключения по входу, Изобретение позволяет динамически14,6 и одновременно на третьем выхо- отображать экранную память одногоде второго накопителя 14,3 очищает-: 25 пользователя на телевизионные экраныся счетчик 13.1 адреса. двух или группы пользователей. ЭкранПереключение потока битов, посту- ная память представляет собой ОЗУ,пающих на вход коммутатора 6, осу- поэтому для модификации части изобраществляется путем установки соответ- жения достаточно данные об этой частиствующего кода на переключателе 8. 30 считать из ЭВМ,а затем снова записатьКоммутатор 6 представляет собой ПЗУ, в экранную память.таблица истинности которого запрограммирована исходя иэ функции, вы- Формула изобретенияполняемой имВ качестве примера на.фиг.7 приведены три функции. Сплошны- З 5 1. Устройство для отображения инми линиями показаны входы и выходы с формации, содержащее блоки оперативидентичными потоками битов. Осталь- ной памяти, адресные входы которыхные входы и выходы, показанные пунк- подключены к выходам формирователятирными линиями, в переключении, не адреса, информационные входы - к выпринимают участие, поэтому поток би ходам первого регистра, а управляюю 1тов, поступающих на -и вход, выхо. щие входы - к первому выходу блока1дит с 1-го выхода коммутатора 6, управления, цифроаналоговые преобраНа фиг. 7 а приведена, схема, когда зователи, выходы которых являютсянет переключения, т.е. каждый вход выходами видеосигналов устройства,11 1закоммутирован на свои выход. 45 блок синхронизации, вход которогоНа фиг. 7 б приведена схема, когда соединен с вторым выходом блока уподин вход закоммутирован на два вы- равления, третий выход которого соехода, т.е, поток битов, поступающий динен с управляющим входом мультина П-й вход, одновременно направля- плексора, четвертый выход - с управется на ТВ 1 - и ТВд-й телевизионные 50 ляющим входом первого регистра, пяприемники, а поток битов, поступаю- тый выход - с управляющим входом форщий на вход П 1, соответствующий вы- мирователя адреса, тактовый вход иходу ТВ 1, не используется и черезсинхровходы которого соединены сооткоммутатор 6 не проходит. Если, на- ветственно с первым выходом и выходапример, ТВ 1 - экран учителя, то прас ми группы блока синхронизации, второйтым набором кода -го ученика на пе- и третий регистры и первый коммутареключателе 8 учитель отображает на тор, о т л и ч а ю щ е е с я тем,своем телевизионном экране экранную что, с целью расширения области припамять д-го ученика и наблюдает в ди- менения устройства путем отображения1474634 10 15 20 25 ЗО ЗБ 40 45 55 изменений изображения в реальноммасштабе времени, оно содержит четвертый регистр, блок сопряжения,вход в вых которого является входомвыходом устройства, буферные регистры, первую и вторую группы регистровсдвига, второй коммутатор и переключатель режимов работы, первый и второй выходы которого соединены с управляющими входами соответственнопервого и второго коммутаторов, синхровходы которых подключены к второмуи третьему выходам блока синхронизации, информационные входы первогокоммутатора подключены к выходам ре-.гистров сдвига первой и второй групп,информационные входы регистров сдвигапервой группы подключены к выходамсоответствующих буферных регистров,соединенным с информационными входами мультиплексора, выход которогосоединен с информационным входом второго регистра, информационные входырегистров сдвига второй группы подключены к выходам соответствующихблоков оперативной памяти, соединенным с информационными входами буферных регистров, управляющие входы регистров сдвига групп и управляющийвход третьего регистра со,единены сшестым выходом блока управления, гседьмой выход которого подключен куправляющим входам буферных регист -ров, восьмой выход блока управлениясоединен с управляющим входом второгорегистра, девятый выход - с управляющим входом блока сопряжения, первыйвыход которого подключен к информационному входу блока управления, управляющий вход которого соединен свторым выходом блока сопряжения, третий выход которого соединен с управляющим входом формирователя адреса,а выходы группы - с информационнымивходами первого и четвертого регистров, формирователя адреса и блоковоперативной памяти, информационныйвход блока сопряжения соединен свыходом второго регистра, выход первого коммутатора подключен к информационному входу третьего регистра,выходы которого соединены с информационными входами цифроаналоговых преобразователей, управляющие входы которых соединены с выходом второгокоммутатора, информационный вход которого является видеовходом устройства 1 О2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок синхронизации содержит счетчик, счетный вход которого является управляющим входом блока, выход счетчика подклю- чен к адресному входу первого накопи - теля, выходы которого являются соответственно вторым, третьим и первым выходами блока, информационный вход первого накопителя соединен с первым выходом второго накопителя, второй и третий выходы которого подключены соответственно к установочному входу и входу сброса триггера, выход которого подключен к адресному входу второго накопителя, четвертый выход которого соединен с первым выходом блока, информационный вход второго накопителя является информационным входом блока,3. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок сопряжения содержит первый и второй приемопередатчики, вход-выход первого приемопередатчика является входом- выходом блока, информационный вход является информационным входом блока, выход первого приемопередатчика является выходом группы блока и соединен с первым входом элемента сравнения, выход которого соединен с информационным входом триггера, вход второго приемопередатчика соединен с входом-выходом блока, который подключен к выходу элемента И-НЕ, первый вход которого является управляющим входом блока, соедненным со стробирующим входом триггера, выход которого является первым выходом блока, второй вход элемента И-НЕ соединен с выходом инвертора подключенным к одному из входов переключателя, выход которого соединен с вторым входом элемента сравнения, другой вход переключателя соединен с выходом элемента ИЛИ-НЕ, подключенным к входу инвертора, первый выход второго приемо 50 передатчика является вторым выходомблока, второй выход соединен с первым выходом блока, а третий выход является третьим выходом блока и соединен с третьим входом элемента сравнения, четвертый и пятый выходы второго приемопередатчика соединены свходами элемента ИЛИ-НЕ.длпк 75 ияимгжи аУрес ддоки 1.1-1.И)474634 НЧ ТВЯ РЙИ РК иаю частьизоброжеиистров 7. феР у лЬФийлаве г у 11 г