Линейный интерполятор

(54) ЛИ НЬЙ ИНТЕРПОЛЯТО 3,.итут авиациоЛеонов 57) Из ым инт пользо ивнои графики си, в устрой- гнала сложной в устроиствах интеракт и интерактивной живопи ствах селекции видеоси Формы и генераторах гр фекта на основе светов, 55 (088. 8)ое свидетельство СССР С 05 В 19/18, 1975. свидетельство СССР С 05 В 19/18, 1980,аниц спецзого пера слительноифического также в автоматике итехнике в устройствах/24-2478. Бюп,адский инсстроенияатьев, М.М ретение относится к линей поляторам и может быть ис о в телевизионной технике1439534 ор Л,Пилице ктор А.Козори Тираж 866 Подписно ударственного комитета ССС м изобретений и открытий 6072/45 ская наб., д. 4/ Производственно-полиграфическое предприятие г. Ужгород, ул. Проектная,ВПИИПИ Г по де 13035, Мос1439534 отображения информации. Целью изобретения является повышение быстродействия и расширение функциональных возможностей за счет Формирования координат точек при интерполяции и сигнала окончания интерполяции. Линейный интерполятор содержит первый 1, второй 2 и третий 3 блоки суммирования, первьпл 4, второй 5 и третий 6 коммутаторы, блок 7 вычисления оценочной функции, четвертый коммутатор 8, регистр 9 оценочной функции, блок 10 формирования сигналов интерполяции, блок 11 счетчиков адресных сигналов9 элок 12 сравнения и блок 13 управлеИзобретение относится к линейныминтерполяторам и может быть использовано в телевизионной технике, вустройствах интерактивной графики иинтерактивной живописи, в устрой:твах селекции вицеосигнала сложнойФормы и генераторах границ спецэфФекта на основе светового пера, атакже в автоматике и вычислительной 10технике, в устройствах графическогоотображения информации,Цель изобретения - повышение быстродействия и расширение Функциональных возможностей за счет Формиро:вания координат точек при интерполяции, а также Формирования сигнала окончания интерполяции.На Фиг, 1 изображена Функциональная схема интерполятора; на Фиг, 2 - 20 :хема первого, второго и третьего блоков суммирования; на Фиг, 3 - схема блока вычиоления оценочной Функции; на фиг. 4 - схема четвертого коммутатора; на фиг. 5 - Функциональная схема блока формирования сигналов интерполяции; на Фиг, 6, - схема блока сравнения; на Фиг. 7 - Функциональная схема блока управления; на фиг. 8 - временные диаграммы работы блока управления.Линейный интерполятор (фиг, 1) содержит первый 1, второй 2 и третий 3 блоки суммирования, первый 4, второй 5 и третий 6 коммутаторы, блок 7 выния. Введение в линейный интерполйтор третьего и четвертого коммутаторов, счетчиков адресных сигналов,б лока управления и их связей обеспечивает повышение быстродействия засчет уменьшения времени выполненияпервого шага путем замены части арифметических операций определения начального значения оценочной функциилогическими, а также обеспечиваетрасширение функциональных возможностей интерполятора за счет формирования координат точек в процессе интерполяции и сигнала останова по егоокончании. 2 з.п. Ф-лы, 8 ил. числения оценочной Функции, четвертый коммутатор 8, регистр 9 оценочной Функции блок 10 Формирования сигналов интерполяции, блок 11 счетчиков адресных сигналов, блок 12 сравнения и блок 13 управления.Первый 1 блок суммирования (Фиг.2) содержит сумматор 14,инверторы 15,1-15,И, 16, управляемые инверторы 17.1-17,И, Второй 2 и третий 3 блоки суммирования выполнены идентично первому блоку 1 суммирования.Блок 7 вычисления оценочной функции (фиг.3) содержит сумматор 18 и инверторы 19. 1-19. И.Четвертый коммута тор (фиг, 4) содержит мультиплексор 20, элемент 21 сравнения и инвертор 22.Блок 10 Формирования сигналов интерполяции (фиг. 5) содержит стробирующий элемент 23, первый 24.1 и второй 24.2 коммутаторы, с первого 25.1 по четвертый 25.4 элементы И-НЕ, первый 26.1 и второй 26.2 инверторы.Блок 12 сравнения (фиг,6) содержит два многоразрядных элемента 27, 1 и 27.2 сравнения, два элемента 28,1 и 28.2 стробирования, два триггера 29,1 и 29.2 и элемент 30 совпадения,Блок 13 управления (фиг. 7) содержит делитель 31 частоты, элемент 32 разрешения, первый 33.1, второй 33.2 и третий 33.3 мультивибраторы и триггер 34.34 где .Ь Е = ЬХ - ЬУ/ 50 4395Интерполятор работает следующимобразом,Элементарные перемещения в процессе интерполяции отрезка суммой за 15данного координатами начальных и конечных точек по оси Х(Хд, Х) иУ(У, У ), осуществляются на основании расчета в Каждом такте интерпо 1;,ляции значения оценочной функции 1 Опри этом, если П;О, осуществляются элементарные перемещенияпо координатам Х и У (шаг ХУ), еслиП0; осуществляется элементарноеперемещение по координате с большим 15, перемещением. Обозначим меньшее изкоординатных перемещений ЬХ = (ХА - Хз/ и оУ = Уд - Уе/ через М. Висходной точке интерполяции значение П принимают равным М, Далее производят логическое определение на. правления первого шага: .П=М, еслиП ) О, - шаг ХУ, если О =0 - шаг вканале большего перемещения.Дапьнейшее значение оценочной 25функции рассчитывается следующим образом:У, О; П, = О, - Ь 2 - шаг ХУ;Ц0 П = М - П - шаг в ка1-1нале боль- З 0шего,В первом 1 и втором 2 блоках суммирования происходит вычитание поступающих на их входы кодов начальных и конечных значений координаты Х и начальных и конечных значений координаты У соответственно. Вычитайие выполняется как операция сложения с последующим логическим управлением 40 выдачей окончательного результата, а именно А+В+ 1 приАВ;А - ВА+ В при АВ,45 где А и В - коды чисел, поступающиесоответственно на первый и вторые входы блоков суммирования,В том случае, когда АВ, происходит переполнение разрядной сетки сумматора 14 (фиг.2), что вызывает появление уровня логической "1" на выходе переноса старшего разряда этого сумматора (Р = 1). Появившаяся "1" на выходе переноса старшего разряда сумматора 14 складывается с результатом сложения А + 3 и окончательный результат в прямом коде через управляемые инверторы 17.1-17.И поступает на выходы блока, При А "- В переполнения разрядной сетки сумматора 14 не происходит (Р = 0), а результат сложения А + В поступает на выход сумматора 14 в инверсном коде. Подключения "Прямо" и "Инверсно" выходов сумматора 14 с выходом блока суммирования обеспечиваются управляемыми инверторами 17.1-17.Н по сигналу переноса старшего разряда этого сумматора. Выход переноса старшего разряда. сумматора14 является знаковым выходом блоков суммирования.После того как на выходах первого 1 и второго 2 блоков суммирования выставляется значение разностей Ь Х, ь У по координатам Х и У, они поступают на первые и вторые входы от третьего 3 блока сужарования, осуществляющего операцию 6 Е = Л Х - Ь У, Работает третий 3 блок суммирования идентично первому 1 и второму 2 блокам суммирования. Одновременно коды ЬХ и ЬУ поступают на первые и вторые входы первого 4 коммутатора, который пропускает на свой выход в интервале интерполяции меньшее из К Х и Ь У в обратном .коде по сиг" налу Рсо знакового выхода третьего 3 блока суммирования.Четвертый коммутатор 8 (фиг. 4) предназначен для осуществления первого шага алгоритма интерполяции. Первые информационные входы мультиплексора 20 подключены к первым входам и знаковому входу четвертого коммутатора 8, а вторые информационные входы - к вторым входам четвертого коммутатора 8 и выходу инвертора 22, Выходы мультиплексора 20 являются выходами данных и знака, а управляющий вход - соответственно управляющим входом,Блок работает следуюшим образом.Перед началом интерполяции на вторых входах М - М четвертого коммуйгатора 8 выставляется значение мень" шего из цХ и ЬУ. В элементе 21 сравнения происходит сравнение каждофф вф го разряда числа М с логической 1 так как число М подается в инверсном коде. Выходной сигнал элемента 21 сравнения через инвертор 22 посту" пает на вход мультиплексора 20 и представляет собой сигнал переноса Рр . при М ) 0 Р,= 1,при М = 014395 Р = О, Импульсом Гр, поступающим с четвертого выхода блока 13 управления на управляющий вход четвертого коммутатора 8, мультиплексор 20 переключается таким образом, чтобы входы М, - Ми Р были подключены к выходу четвертого коммутатора 8, Первым пришедшим с пятого выхода блока 13 управления импульсом Гр (Фиг.1) 10 число М и знак Р записываются в реМгистре 9 оценочной Функции, а по первому импульсу Г с первого выхода. блока 13 управления происходит выполнение первого шага интерполяции, 15 После окончания импульса Рр мульти" плексор 20 поцключает выходы данных и знака блока 7 вычисления оценочной функции к входам данных и знака регистра 9 оценочной Функции, 20Работой блока 7 вычисления оценочной функции управляют второй 5 и третий б коммутаторы. Оценочная Функция позволяет определять необходи". мость проведения или комбинированного шага по двум координатам или пага в направлении большей разности из , Х и а У. На вторые и первые входы третьего коммутатора 8 соответственно поступают с выхода регистра 9 оценоч- З 0 ной функции результаты циклических ,вычислений блоком 7 вычисления оценочной функции (код ц), а с выхода первого коммутатора 4 - код меньшего из Ь Х и й У, На первые и вторые входы второго коммутатора 5 поступает код разности 6 Е и значения оценочной функции (код Й, Цикличность вычислений осуществляется записью результатов вычислений числа Ц по сиг налу Р с пятого выхода блока 13 управления, который поступает на вход синхронизации регистра 9 оценочной Функции. 45Работой второго 5 и третьего б ком 1 мутаторов управляет сигнал Ру с выхода переноса старшего разряда сумматора 18 блока 7 вычисления оценочной функции, который записан в регистр 9 50 оценочной функции. Первые и вторые входы сумматора 18 являются первыши и вторыми входами, а выходы инверторов 19,1-19,И-соответственно выходами данных блока 7 вычислений оценоч- но% функции, при этом выход переноса старшего разряда сумматора 18 подключен к входу переноса младшего разряда этого сумматора и является знако 34 6вым выходом блока 7 вычисления оценочной функции.В том случае, когда Ро = 1 (ЕЕ0), на вторые входы блока 7 вычисления оценочной Функции поступает результат предыдущего цикла вычислений, а на первые входы - обратный код Х Е. Если же Р = 0 (О ( О), то на вторые входы блока 7 вычисления оценочной функции поступает код меньшего иэ К Х и ЬУ, а на первые входы - обратный код числа ЕЕ. Блок 13 управления служит для синхронизации работы всех блоков интерполятора и работает следующим образом.На вход делителя 31 частоты (фиг. 7) поступает внешний сигнал с тактовой частотой Г , Его коэффициент деления подобран таким образом, чтобы интерполятор работал синфазно с внешним ОЗУ, в которое записываются с выхода устройства координаты интерполируемых точек. С выхода делителя частоты деленная частота Р по 1 г ступает на первый вход элемента 32 разрешения, на третий и второй входы которого подаются внешний сигнал разрешения интерполяции и сигнал "Останов" с выхода блока 12 сравнения. Частота Г с выхода элемента 32 разрешения поступает на первый 33.1 и второй 33,2 мультивибраторы, которые срабатывают соответственно по задне 1 му и переднему фронтам частоты Р и Формируют сигналы Р , Р и Рв. Импульсные последовательности с час-г, тотами Ри Г сдвинуты одна относительно другой на время, необходимое для расчета направления шага в блоке 7 и вычисления оценочной Функции. На третьем выходе блока 13 управления, соединенном с первым выходом второго мультивибратора 33.2, формируется последовательность Г (инверсная). СигОнал разрешения интерполяции поступает также и на третий мультивибратор 33.3, который формирует импульс Р, на втором выходе блока 13 управления, по которому происходят начальная установка счетчиков в блске 11 счетчиков адреснь 1 х сигналов и сброс триггеров 29.1 и 292 в блоке 12 сравнения (Фиг.б). Импульс Рн также взводит триггер 24, выходной сигнал Гр которого поступает на четвертый выход блока 13 управления и является14395управляющим сигналом для четвертогокоммутатора 8. Временные диаграммыблока 13 управления представлены нафиг8.5Блок 10 формирования сигналов интерполяции работает следующим образом.В интервале интерполяции на сигнальный вход стробирующего элемента 1 О23 (фиг.5) поступают импульсы частоты Г, а на его управляющий входпоступает сигнал Р со знаковоговыхода регистра 9 оценочной функции.На выход стробирукщего элемента 23 15импульсы частоты Р проходят тольков случае, когда Р, = 1.В зависимости от сигнала Р 2, поступающего на управляющие входы первого 24.1 и второго 24.2 коммутаторов, на выходы этих ксммутаторов проходят либо импульсы с выхода элемен-та 23 разрешения, либо импульсы частоты Р, причем если на выходы первого коммутатора 24.1 проходят импульсы асой Ргг, то на выход роокоммутатора 24,2 проходят импульсыс выхода элемента 23 разрешения(Р 4 = 1) и наоборот (Р 2 = 0).Сигналы с выхода коммутатора 3024.1 поступают на входы схем 25,1и 25,2 разрешения,В случае, когда Р = 1, импульсыс выхода первого коммутатора 24.1проходят через первый элемент И-НЕ25,1, в случае Р 1=0 - через второйэлемент И-НЕ 25. 2.Подобным же образом импульсы свыхода второго коммутатора 24.2 проходят через третий 25.3 или четвертый 25.4 элемент И-НЕ в зависимостиот значения сигнала РВыходы первого 25.1 и второго25.2 элементов И-НЕ соединены соответственно с входами прямого и обратного счета счетчика адресных сигналовпо координате Х блока 11 счетчиковадресных сигналов, а выходы третьего25,3 и четвертого 25.4 элементовИ-НЕ соединены соответственно с входами прямого и обратного счета счетчика адресных сигналов по координатеУ того же блока.Первый 2 б.1 и второй 26.2 инверторы. служат для получения парафазныхсигналов Р и Р.Таким образом, в каждом интервалеинтерполяции на одном из выходов Р,+и Х или Р и Х появляется последова 8тельность импульсов, сформированнаяв направлении строчной развертки, ана одном из выходов РУ и РУ - последовательность импульсов, сформиро"ванная в направлении кадровой развертки.Блок 11 счетчиков адресных сигналов осуществляет формирование координат точек интерполируемой линии нработает следующим образом,Перед первым расчетным шагом посигналу из блока 13 управления производится запись начальных координатХи У. По результатам последующихрасчетнык шагов на выходах блока 10формирования сигналов интерполяцииформируются импульсы, которые поступают с выходов первого 25.1, второго25.2, третьего 25.3 и четвертого25.4 элементов И-НЕ на входы прямогои обратного счета счетчиков в блоке11 счетчиков адресных сигналов. Навыходах этих счетчиков формируютсякоды адреса интерполированной точки.Блок 12 сравнения (фиг.б) служитдля остановки процесса интерполяции придостижении конечпого значения координат Х а и Уь и состоит из двухмногоразрядных элементов. сравнения -27,1 (по координате Х) и 27.2 (покоординате У), на первые входы которых поступают текущие значения координаты с выходов счетчиков блока 11,счетчиков адресных сигналов, а навторые - код конечного значения координаты интерполяции, При совпадениикодов текущего и конечного значенийпо каждой из координат Х и У на выходах многоразрядных элементов 27,1и 27.2 сравнения формируются сигналы,которые через элементы 28. 1 или 28.2стробирования взводят триггеры 28.1и 28.2. Необходимость использованиятриггеров возникает в связи с воэможностью неодновременного достиженияконечной координаты по каналам Х и7, Сигналы с выходов триггеров 29.1и 29.2 суммируются на элементе 30совпадения и поступают на первыйвход блока 13 управления. В началеследующего такта интерполяции триггеры сбрасываются в "0" по сигналус второго выхода блока 13 управленияТаким образом, введение навык блоков и их связей позволяет повыситьбыстродействие линейного интерполятора за счет уменьшения времени вы9 14395 11 лнения первого шага путем замены, части арифметических операций па определению начального значения оце-. ночной функпии на логические а такС же обеспечивает расширение функциональных воэможностей интерполятара за счет формирования в устройстве координат точек в процет се интерполяции и сигнала останова по его окон О чании. 1, Линейный итерполятор, содержащий первый, второй, третий блоки суммирования, первый и второй коммутаторы, блок вьчисления оценочной функции, регистр оценочной функции, энаковьп выход которогоодключе 1 к управляющему входу второго коммутатора, выходы первого блока сумирования соединены с первьпч входами первого коммутатора, а вьгоды второго коммутатора подключены к первым вхо б дам блока вычисления оценочной функ-. ции, о т л и ч а ю щ и й с я тем, что, с целью повышения быстрадействия и расширения функциональных возмокнастей эа счет формирования каор- О динат точек при итерпалции, а также формирования сигнала Окончания интерполяции. в него введены третий и четвертьп коммутатор, блок фармироЗБ ва:-ия сигналов интерполяции, блок счетчиков адресных сигналов, блок сравнения и блок управления, причем первые и вторые входы первого блока суммирования подключены саатветст 2. Интерполятор по п.1, о т л ич а ю щ и й с я тем, что блок формирования сигналов интерполяции содержит стробирующии элемент, первый и втор Ой коммутат 1 ры, 1 ер Рый и В то Формула изобретения венно к шинам данных начальных и конечных значений координаты Х, первыеи вторые входы второго блока суммирования подключены соответственно.к пинам данных начальных и конечныхзначений координаты У, первые входытретьего блока суммирования подклочены к выходам первого блока суммирования, а вторые входы третьегоблока суммирования соединены с вторыми входами первого коммутатора и выходами второго блока суммирования,первые вхоцы второго коммутатора соединены с выхоцами третьего блокасуммирования, выходы данных и знаковый выход блока вычисления оценочнойфункции подключены соответственно кпервым входам и знаковому входуетертога колмутатора, вторые входык 1 т 11 роО соединены с первыми входами третьего коммутатора и выходами первого коммутатора, при этом вторыевходы второго и третьего коммутаторовобьединень и подключены к выходу данных регистра оценочной функции, входы данных и знаковый вход которогосоединены соответственно с выходамиданных и знаковым выходом четвертого коммутатора, выходы третьегокоммутатора подключены к вторым входам блока вычисления оценочной функции, первый и второй входы блока формирования сигналов интерполяции соединены соответственно со знаковыми выходами первого и второго блоков суммирования,третий вход соединен с управляющим входом третьего коммутатораи знаковым выходом регистра оценочнойфункции четвертый вход соединен спервым вьг:одом блока управления, апятый вход соединен с управляющимвходом первого коммутатора и знаковым выходом третьего блока суммирования, выходы блока формирования сигналов интерполяции подключены к счетным входам блока счетчиков адресныхсигналов. первые и вторые информационные входы начальной установки которого подключены соответственно к шинамданных начальных значений координатХ и У, первые и вторые выходы подключены соответственно к первым и вторымвходам блока сравнения, выход блокасравнения соединен с первым входомблока управления, третьи и четвертыевходы блока сравнения подключены соответственно к шинам конечных значений координат Х и У, пятый вход блокасравнения соединен с вторым выходомблока управления и управляющим входомначальной установки блока счетчиковадресных сигналов, третий выход блокауправления соединен с шестым входомблока сравнения, второй вход блокауправления является входом тактовойчастоты интерполятора, а третий входс входом сигнала разрешения интерполяции, при этом четвертый выход блока управления подключен к управляющему входу четвертого коммутатора, апятый выход - к входу синхронизациирегистра оценочной функции.рой инверторы, с первого по четвертый элементы И-НЕ, при этом управляющий вход стробирующего элемента является третьим входом блока, а сиг нальный вход, объединенный с первьюи входами. первого и второго коммутаторов, является четвертым входом блока, выход стробирующего элемента подключен к объединенным вторым входам 10 первого и второго коммутаторов, управ" ляющие входы которых также объедине" ны и подключены к пятому входу блока, вход первого инвертора соединен с первым входом второго элемента И-НЕ, 15 и является первым входом блока, выход первого инвертора соединен с первым входом первого элемента И-НЕ, вторые входы первого и второго элементов объединены и подключены к 20 выходу первого коммутатора, вход второго инвертора соединен с первым входом четвертого элемента И-НЕ и является вторым входом блока,. выход второго инвертора соединен с первым вхо дом третьего элемента И-НЕ, вторые входы третьего и четвертого элементов И-НЕ подключены к выходу второго коммутатора, а выходы с первого по30 четвертый элементов И-НЕ являются выходами блока.3. Интерполятор по и.1, о т л ич а ю щ и й с я тем, что блок управления содержит делитель частоты, элемент разрешения, первый, второй и третий мультивибраторы и триггер,.при этом вход делителя частоты является вторым входом блока управления, а выход соединен с первым входом элемента разрешения, второй вход которого является первым входом блока, а третий вход подключен к входу третьего мультивибратора и является третьим входом блока, выход элемента разрешения подключен к входам первого и второго мультивибраторов, выход первого мультивибратора является пятым выходом блока, прямой выход второго мультивибратора подключен к первому входу триггера и является первым входом блока, а инверсный выход первого мультивибратора является третьим выходом блока, выход третьего мультивибратора подключен к второму входу триггера и является вторым выходом блока, выход триггера является четвертым выходом блока.