Устройство для умножения двоично-десятичных цифр

) 159 4 ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.госуаАРственный комитет ссс пО делАм изОБРетений и ОТКРьп(71) Минский радиотехнический институт(54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ.ДВОИЧНО-ДЕСЯТИЧНЫХ ЦИФР, содержащее матрицу элементов И, блок анаФлиза, блок сумматоров и кодопреобразователь, причем блок анализасодержит четыре элемента ИЛИ, блоксумматоров содержит одноразрядныесумматоры, полусумматоры и элементИЛИ, кодопреобразователь содержиттри трехразрядных двоичных сумматора, восемь элементов И и четыреэлемента ИЛИ, причем первые входыэлементов И 1-й строки матрицы(х = 14) соединены с входомх-го разряда первого операнда устройства, вторые входы элементовИ 1-го столбца матрицы (1 = 1. 4)соединены с входом )-го разрядавторого операнда устройства, первый и второй входы первого элемента ИЛИ блока анализа соединенЫс выходами первого элемента И второй строки матрицы и второго элемента И первой строки матрицы соответственно, первый и второй входывторого элемента ИЛИ блока анализасоединены с выходами второго элемента И второй строки матрицы итретьего элемента И первой строки,801198513 А матрицы соответственно, первый ивторой входы третьего элемента ИЛИблока анализа соединены с выходами первого элемента И четвертойстроки матрицы и второго элемента И третьей строки матрицы соответственно, первый и второй входычетвертого элемента ИЛИ блока анализа соединены с выходами третьегоэлемента И второй строки матрицы ичетвертого элемента И первой строкиматрицы соответственно, выход четвертого элемента И четвертой строки матрицы подключен к первому входу первого полусумматора блока сумматоров, выход третьего элемента И четвертой строки матрицы подключен к первому разрядному входупервого одноразрядного сумматораблока сумматоров, выход переносапервого одноразрядного сумматораблока сумматоров подключен к входупереноса второго одноразрядного сумматора блока сумматоров, первый разрядный вход второго одноразрядногосумматора блока сумматоров.подкпючен к выходу суммы третьего одноразрядного сумматора блока сумматоров, первый разрядный вход третьего одноразрядного сумматора блокасумматоров подключен к выходу второго элемента И четвертой строки матрицы, первый разрядный вход и входпереноса четвертого одноразрядногосумматора блока сумматоров соединены соответственно с выходами переноса третьего и второго одноразрядныхсумматоров блока сумматоров, выходпереноса пятого одноразрядного сумматора блока сумматоров соединен с1 первым разрядным входом шестого одноразрядного сумматора блока сумматоров, второй разрядный вход шестогоодноразрядного сумматора блока сумматоров соединен с выходом первого элемента ИЛИ блока анализа, входы элемента ИЛИ блока сумматоров соединены с выходом переноса шестого одноразрядного сумматора блока сумма- торов и выходом первого элемента И первой строки матрйцы, второй вход первого полусумматора блока сумматоров подключен к входу четвертого разряда третьего операнда устройства, первый разрядный вход пятого одноразрядного сумматора блока сумматоров подключен к выходу второго элемента ИЛИ блока анализа, выходы элемен-. та И 3 И и шестого одноразрядного сумматора блока сумматоров соединены с входами первого и второго разрядов первого трехразрядного двоичного сумматора кодопреобразователя, выходы первого и второго элементов И кодопреобразователя соединены соот ветственно с первым и вторым входами первого элемента ИЛИ кодопреобразователя, выходы третьего и четвертого элементов И кодопреобразователя подключены соответственно к первому и второму входам второго элемента И.П 1 кодопреобразователя, выход первого элемента 1 ШИ кодопреобразователя соединен с третьим входом второго элемента ИЛИ кодопреобразователя, выход второго элемента ИЛИ кодопреобразователя подключен к входу тре"тьего разряда второго трехразрядного двоичного сумматора кодопреобразователя, выходы разрядов второго трех- разрядного двоичного сумматора кодо- преобразователя подключены к входам соответствующих разрядов третьего трехразрядного двоичного сумматора кодопреобразователя, выходы разрядов третьего трехразрядного двоичного сумматора кодопреобразователя подключены соответственно к выходам разрядов с пятого по седьмой результата устройства, выход суммы первого полусумматора блока сумматоров соединен с выходом восьмого разряда результата устройства, выход первого разряда второго трехразрядного двоичного сумматора кодопреобразователя подключен к первым входам пятого и шестого элементов И кодопре. образователя, выходы второго и третьего разрядов второго трехразрядно 198513го двоичного сумматора кодопреобразователя соединен с вторыми входамисоответственно пятого и шестого элементов И кодопреобразователя, выходыпятого и шестого элементов И кодо- преобразователя соединены соответственно с первым и вторым входами третьего элемента ИЛИ кодопреобразователя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в блок анализа введены элементы И, НЕ и четыре элемента ИЛИ, в кодопреобразователь введены три элемента НЕ, девятый элемент И и пятый элемент ИЛИ, причем выход первого элемента И первой строки матрицы соединен с третьим входом первого и первым входом пятого элементов ИЛИ блока анализа, выход первого элемента И второй строки матрицы соединен с первыми входами первого и второго элементов И и входом первого элемента НЕ блока анализа, выход второго элемента И первой строки матрицы соединен с третьим входом третьегои первым входом шестого элементов ИЛИ блока анализа, выход первогоэлемента И третьей строки матрицы соединен с вторым входом первого, и первым входом третьего элементов Ии входом второго элемента. НЕ блокаанализа, выход четвертого элемента И третьей строки матрицы подключен к первому входу седьмого эле- . мента ИЛИ блока анализа, выход третьего элемента И первой строки матрицы подключен к вторым входам пятого и седьмого элементов ИЛИ блока анализа, третьи входы второго и четвертого элементов ИЛИ блока анализа соединены с выходом первого элемента И блока анализа, выход второф го элемента И второй строки матрицысоединен с первым входом восьмого элемента ИЛИ блока анализа, вторые входы шестого и восьмого элементов ИЛИ блока анализа соединены с выходом третьего элемента И блока анализа, выход третьего элемента И третьей строки матрицы соединен с третьим входом шестого элемента ИЛИ блока анализа, четвертые входы четвертогои шестого элементов ИЛИ блока анализа соединены с выходом второго элемента И блока анализа, выходы первого и второго элементов НЕ блока анализа соединены с вторыми входами соответственно третьего и второго элементов И блока анализа,элементов ИЛИ блока анализа соединены с входами переноса соответственно третьего и первого одноразрядныхсумматоров блока сумматоров, в кодопреобразователе выход седьмого элемента И соединен с третьим входомпервого элемента ИЛИ, выход которого соединен с первым входом четвертого элемента ИЛИ и входом первогоэлемента НЕ, выход которого подключен к первым входам третьего и четвертого элементов И, выходы которых соединены соответственно с входом второго разряда второго трехразрядного двоичного сумматора и входом второго элемента НЕ, выход которого подключен к первому входу восьмого элемента И, второй вход которого соединен с входом переноса первого трехразрядного двоичного сумматора и выходом третьего элемента ИЛИ,третий вход которого подключен к выходу переноса второго трехразрядного двоичного сумматора, выход пятого элемента ИЛИ подключен к вторымвходам третьего и четвертого элементов И, третьи входы которых соединены соответственно с выходом и входом третьего элемента НЕ, выход девятого элемента И подключен к входу,третьего элемента НЕ, второй входчетвертого элемента ИЛИ подключенк выходу четвертого элемента И, авыход - к входу третьего разрядапервого трехразрядного двоичногосумматора, выход переноса второгополусумматора блока сумматоров соединен с .первыми входами первого ивторого элементов И и пятого элемента ИЛИ кодопреобразователя, выходпереноса четвертого одноразрядногосумматора блока сумматоров соединенс вторым входом первого элемента И,первым входом седьмого элемента Ии вторым входом пятого элемента ИЛИкодопреобразователя, выход переносадевятого одноразрядного сумматораблока сумматоров соединен с вторымивходами второго и седьмого элементов И и третьим входом пятого элемента ИЛИ кодопреобразователя, выходсуммы десятого одноразрядного сумматора блока сумматоров соединен свходом третьего разряда первого трех"разрядного двоичного сумматора кодопреобразователя, выходы суммы девятого, восьмого и седьмого одноразрядных сумматоров блока сумматоровсоединены соответственно с входами 1198513 выход четвертого элемента И второй строки матрицы соединен с третьим входом пятого элемента ИЛИ блока анализа, в блоке сумматоров выход пе" реноса первого полусумматора соединен с входом переноса седьмого одноразрядного сумматора, выход переноса которого соединен с входом переноса восьмого одноразрядного сумматора, выход переноса которого соединен с входом переноса девятого одноразрядного сумматора, выход пере" носа которого соединен с в дом переноса десятого .одноразрядного сумматора, выход переноса которого соединен с входом переноса шестого одноразрядного сумматора, вход переноса пятого одноразрядного сумматора соединен с выходом переноса второго полусумматора, первый разрядный вход десятого одноразрядного сумматора соединен с выходом суммы пятого одноразрядного сумматора, второй разрядный вход десятого одноразрядного сумматора соединен с выходом переноса четвертого одноразрядного сумматора, выход суммы которого соединен с первым разрядным входом девятого одноразрядного. сумматора, выходы суммы первого и второго одноразрядных сумматоров соединены с первыми разрядными входами соответственно седь-. мого.и восьмого одноразрядных сумматоров, выход первого элемента И третьей строки матрицы соединен с вторым разрядным входом пятого одноразрядного сумматора блока сумматоров, выходы третьего и четвертого элементов ИЛИ блока анализа подключены соответственно к.входам второго полу- сумматора блока сумматоров, выход суммы которого соединен с вторым раз" рядным входом четвертого одноразрядного сумматора блока сумматоров, вы- ход второго, элемента И второй строки матрицы соединен с вторым разрядным входом третьего одноразрядного сую" матора блока сумматоров, выходы шестого и седьмого элементов ИЛИ блока анализа соединены с вторыми разряд; , ными входами соответственно второгои первого одноразрядных сумматоров,блока сумматоров, вторые разря- иые входы девятого, восьмого и седьмого одноразрядных сумматоров блока сумматоров подключены к входам соответственно первого, второго и третьего разрядов третьего операнда устройства, выходы пятого и восьмогопервого, второго и третьего разрядоввторого трехразрядного двоичногосумматора и входами девятого элемента И кодопреобразователя, выходвосьмого элемента И кодопреобразова"теля соединен с входами второго итретьего разрядов третьего трехраэ 1198513рядного двоичного сумматора кодопреобразователя, выход переноса и выходы разрядов первого трехразрядного двоичного сумматора соединены с выходами разрядов с первого по четвертый результата устройства, 1Изобретение относится к вычислительной технике, предназначено дляумножения двоично-десятичных цифр,представленных кодом 8-4-2-1, и прибавления десятичного переноса, и .может применяться в быстродействующихвычислителях.Цель изобретения - повьпнение быст"родействия,На фиг, 1 представлена структурная схема устройства; на фиг. 2 -функциональная схема матрицы элементов И; на фиг. 3 - функциональная схема блока анализа; на фиг. 4 -функциональная схема блока сумматоров; на фиг. 5 - функциональная схема кодопреобразователя.Устройство (фиг. 1) содержит матрицу 1 элементов И, блок 2 анализа,блок 3 сумматоров, кодопреобразователь 4, входы 5 первого операнда,входы 6 второго операнда, входы 7третьего операнда и выходы 8 результата.33 атрица 1 (фиг. 2) содержит элементы И 9-24, входы которых подключены к входам 25-28 разрядов первогооперанда, входам 29-32 разрядов второго операнда, а выходы соединеныс вьглодами 33-48 матрицы 1.Блок 2 (фиг, 3) содержит элементы ИЛИ 49-56, И 57-59, НЕ 60 и 61,выходы которых соединены с выходами 62-69 блока 2.Блок 3 (фиг. 4) содержит полусум"маторы 70 и 71, одноразрядные сумматоры 72-81, элемент ИЛИ 82, входыкоторых соединены с выходами матрицы 1, блока 2 и входами 83-86 разрядов третьего операнда, а выходы соединены с выходами 87-96 блока 3.Кадопреобразователь 4 (фиг. 5)содержит элементы И 97-105, ИЛИ 106110, НЕ 331-133, трехразрядные дво 2ичные сумматоры 114, 115 и 116. Сумматор 114 содержит полусумматоры 117и 118 и одноразрядный сумматор 119,Сумматор 115 содержит полусумма тор 120, одноразрядный сумматор 121и полусумматор 122. Сумматор 116 содержит полусумматор 123, одноразрядный сумматор 124 и полусумматор 25,Выходы сумматоров 114 и 116 и полу" 30 сумматора 70 соединены с выходами 126-133 разрядов результата.Устройство работает следующим образом.На входы 5, 6 и 7 подаются значе ния трех операндов (цифра множимогоа 8 а, а а. цифра множителя в вв ви цифра входного переноса Р 8 Р 4 Р 2 Р )заданных в двоично-десятичном коде8-4-2-1. При этом срабатывают соот ветствующие элементы И 9-24 матрицы 1 и формируют соответствующие зна"чения С К 8 (К= 1, 2, 4, 8 - значениявесов разрядов входов 5; 1 1, 2,4, 8 -значения весов разрядов вхо дов 6Перед сложением. полученных в мат"рице 1 значений двоичных произведений в блоке 2 осуществляется формирование кодов неполной коррекции 30 кратных множимого. Формирование кодов коррекции выполняется частичноисходя из возможности их учета насумматорах блока 3, осуществляющихсложение двоичных частичных произведений. Окончательная коррекциякратных и результата. осуществляется в кодопреобразователе 4.Для определения кодов коррекциис весом "2" необходимо получить коды С 2 чК 82 и К 44 ч К 423 где К(4238а 2 8 С 48 С 28 К 82 С 8 Ь К 44= С 4. Значение К 44 ч К(д 18 формируется элементами НЕ 60, И 59, ИЛИ 56и поступает на выход 68 блока 2.1198513 20 3Значение С чКвг получается на выходе элемейта ИЛИ 55 и поступает на выход 69 блока 2.Для определения кодов коррекции с весом "4" необходимо получить коДЫ СЧ КВ 2 Ч КВ 8 Сгг К 84 ч К(42)8 К(ьа 1где КИ 2)в а 4 агЬ 8 СФв С 28КОг: С , К : С , К = С . Значениеформируется элементами НЕ 61. и И 58, значение К(д - элементами НЕ 60 и И 59, а логическая сумма Сгг Ч К 84 Ч Ъ 2)вЧК 14218 ОбРаЗУЕтСЯ На выходе элемента ИЛИ 53 и поступает на выход 66 блока 2, Логическая сумма С 4.ч Квг ЧС 88 образуется элементом ИЛИ 54 и йоступает на выход 67 блока 2. В качестве кода К ис 1 Ф пользуется значение СДля определения кодов коррекциис весом "8" необходимо сформировать8, 42 Ч КЙг)вЧК(,ювСг 2 ЧС 18 Ч К 84 где К(4 г)8 = а 4 агЬВ = С%8 СгВ КВ 4 =С 8 ).Логическая сумма (,1 МС вч К, образуется элементом ИЛИ 52 и поступает на выход 64 блока 2. К(г 18 образует" ся элементом И 57. Логическая сумма СвчС 2 ч К(21 вч К(, формируется элементом ИЛИ 51 и поступает на выход 65 блока 2.Для определения кода коррекциис весом "16" необходимо сформироватьС Ч С, Ч К(4 , что и осуществляетсяс помощью элементов И 57 и ИЛИ 50 и подается на выход 63 блока 2.Логическая сумма С 8 ч С,18 ЧКввнеобходимая для определенйя кода коррекции с весом "32", формируетсяэлементом ИЛИ 49 и поступает на вы"ход 62 блока 2.На входы блока 3 поступают взятые с соответствующими весами коды С11 ф С 129 С 1 ФФ Сэ С 8 с выходов матрицы 1 и соответствующие по весу коды коррекции, выработанные блоком 2,С входов 83-86 поступают значенияразрядов третьего операнда (цифрывходного переноса ). В результате сум"мирования на выходах 87-89, 93-96блока 3 формируются двоичные разряды с весами "64" "32" "16" "8"У У Э Ф"4", "2", "1" частично скорректированного произведения 0 = (йй гй й 8 ййг й 1 ) десятичных цифрмножимого и множителя с учетом входного переносай = (С 1+ Р) шой 2 = А шой 2;йг =С 21 ЧКвг) + С 12+ К 4 ЧК( ++ Рг + Пг) шой 2 = Аг шой 2;4 ф 4 г)В 4й = С+ (С ЧКвгчК ) + К + +(сгг ч КВ 1. Ч К(и 18 ч КН 218 + Р 4 + + П ) той 2 = А, п)ой " ) йв =(СВ 1 Ч С 1 2 ч КИгВч К(4218 ) + + (С 24 ч С, чК ) + Р + П )шой 2 =А 8 шой 2 й 1 ь (С 28+ (Свг ч Сн.ч К )+ Л ) шой 2 = А. шой 2 )16йзг=8+ч С ачк 88 ) + Пг)п)ой 2 10 = А. шой 2,52йв 4= С 88 ЧП 6 ФУ где Рв - значение двоичного разряда с весом 1 двоично-десятичной цифры входного перено са Р; П - количество двоичных переносов с весом у, возникающих при двоичном суммировании разрядов с весом 1/2 кратных множимых ( т = 222), П, 1 - - А - подмодульное соотношение,определяющее значение й Л шой 2 - остаток от деления числа Ана два; АУ/2 Г - - целая часть от деления числа А на два,На выходы 90-92 поступают межтетрадные переносы, сформированные в 30 блоке 3, Значения данных переносов необходимы для коррекции полученного на выходе блока 3 произведения 3 .Правило коррекции результата Я дво"ичного суммирования кратных можно З 5 представить в виде:р если П 1 ь= О В = 1.)+б, если П 18= 1;0+12, если П 1= 2Кодопреобразователь 4 работает 40 в соответствии с этим выражением. Три старших разряда младшей тетрады Р поступают на входы сумматора 115, три старших разряда - на входы сумматора 114. 45Если П = О, то на выходах элементов 97-101, 106-109 присутствуют сигналы "О". Поэтому в суммато-г торе 115 младшая тетрада Р произведения 0 не изменяется. С помощью 50 элементов И 103 и 104 и ИЛИ 110 анализируется, не является ли комбинация на выходах сумматора 115 запрещенной для кода 8-4-2-1. Если за" прещенная комбинация имеет место, 55 то на выходах элемента И 103 или элемента И 104 и соответственно на выходах элементов ИЛИ 110 и И 105 появляется "1".98513 б 0 5 20 25 30 35 40 4511С выхода элемента ИЛИ 10 "1" поступает на вход переноса сумматора 14, значение в котором, а значит значение старшей тетрады произведения Р увеличивается на единицу аС выхода элемента И 105 "1" поступает на входы сумматора.116, значение которого, а следовательно, младшая тетрада Р, увеличивается на шесть.Если П = 1 (единица на одном из выходов 90-92 блока 3), то на выходах элементов И 97-99, ИЛИ 07 .присутствуют сигналы "0", на выходах элементов ИЛИ 106 и НЕ 111 - .С помощью элемента И 02 анализируется значение младшей тетрады 0 на код 1110 ("14") или 1111 ("15") Если младшая тетрада В отлична от . данного значения, то на выходе элемента И 102 присутствует "0", на выходе НЕ 112 - "1". Поэтому срабатывают элементы И 100, ИЛИ 08 и в сумматоре 115 к младшей тетраде Р прибавляется код "6" (0110). С помощью элементов И 103, 104, ИЛИ 11 О полученная сумма анализируется на запрещенную для кода 8-4-2-1 ком" бинацию. При ее наличии или при появлении на выходе сумматора 115 единичного значения П "1" появляется на выходах элементов ИЛИ 110, И 105, которая поступает на вход переноса сумматора 114, а младшая тетрада произведения, сформированная на выхо" дах сумматора 15, в сумматоре 116 увеличивается на "б".Если значение младшей тетрады 0 равно 1110 ("14") или 1111 ("15"), то на выходе элемента И 102 появляется "1", на выходе НЕ 12 - "0". Поэтому срабатывают элементы И 101, ИЛИ 108 и 109. На выходе элемента НЕ 113 появляется "0". Это вызывает прибавление к произведению О, сформированному на выходах 87-89,93-96 блока 3, кода 0001 0010. Данное прибавление осуществляется в/ сумматорах 114 и 15. Перенос П возникающий на выходе переноса сумматора 115 и 120, проходит на выход элемента ИЛИ 110, а отсюда на входпереноса сумматора 14. Поэтому старшая тетрада результата увеличивается на "1".С выхода элемента НЕ 113 "0" поступает на вход элемента И 105, блокируя его работу. Поэтому в сумматоре 116 младшая тетрада 0, сформированная на выходах сумматора 15, не изменяется.Если П = 2 (единицы на двух выходах из выходов 90-92 блока 3), то на выходах элементов ИЛИ 106 и 107 появляются сигналы "1", на выходе элемента НЕ 111 - "0", который блокирует работу элементов И 100 и 101. С выхода элемента ИЛИ 107 "1" проходит через элементы ИЛИ 08 и 109, Поэтому в сумматорах 114 и 15 к произведению 0 прибавляется код коррекции "2" (000 0010), Если при сложении в младшей тетраде результата появилась запрещенная комбинация или П на выходе переноса сумматора 115 равен , то "1" появляется на выходе элементов ИЛИ 110,И 105 Поэтому на вход переноса сумматора 114 поступает "1", а к младшей тетраде результата в сумматоре 116 прибавляется "6".В результате указанных выше действий на выходах 126-33 формируется произведение цифр иножимого и ьщожителя ( с учетои. входного переноса в коде 8-4-2-1. Произведение представляет собой две двоично-десятичные цифры. Разряды с весами "8", "4" "2" и "1" младшей цифры появляются на выходах 130-133 соответственно, разряды с весами "8", "4", "2" и "1" старшей цифры - соответственно на выходах 126-29.