Микропрограммное устройство управления

(19) (И) 1)4 С 06 Р 9/2 ПИСАНИЕ ИЗОБРЕТ и,13, 1 ВУ ев,ов 6. рог ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ТОРСНОМУ СЗИДЕТЕЛ(54)(57) 1, МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ,. содержащее первый, второй и третий мультиплексоры, блок памяти микрокоманд, формирователь адресов микрокоманд, причем управляющие входы мультиплексоров и входы управления адресным переходом формирователя адресов микрокоманд подключены к соответствующим выходам поля управления адресом блока памяти микрокоманд, адресные входы которого соединены с выходами формирователя адресов микрокоманд, первая груп па информационных входов которого соединена с группой выходов третьего мультиплексора, выход второго мультиплексора подключен к входу признаков перехода формирователя адресов микрокоманд, вход начальной установки которого подключен к входу начальной установки устройства, первый адресный выход блока памяти микрокоманд соединен с первым информационным входом первого мультиплексора, остальные информационные входы котоо являются первой группой входов условий устройства, группы информационных входов второго и третьего мультиплексоров являются соответственно второй группой входов условий устройства и группой входов кода команды устройства, группа выходов кода микрооперации блока памяти мнкрокоманд является группой выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия устройства за счет сокращения времени реакции на изменение входных условий, оно дополнительно содержит четвертый мультиплексор, регистр адреса, регистр условий, схе- З му сравнения, первый и второй элементы И, элемент задержки, элемент .ИЛИ и блок синхронизации, причем С, входы начальной установки регистра адреса, регистра условий и вход запуска блока синхронизации подключены к входу начальной установки устройства, выходы первого, второго и третьего мультиплексоров подключены к группе информационных входов регистра условий и к первой группе входов схемы сравнения, вторая группа входов схемы сравнения соединена с группой выходов регистра условий, вход записи которого соединен через элемент задержки с выходом схемы сравнения и с первым входом первого элемента И, второй и третий входы которого соединены соответственно с выходом признака режима блока памяти микрокоманд и свыходом второго э.1 емента И, первый вход которого соЕдинен с входом записи регистра адреса и с первым выходом блока синхронизации, второй1176328 Сосщаяние а снво яа ю ссгщюние юли Юи В 7 В 1 ВО 7 б 4 У.2 Р 1 вг ю 72 Г 71 7 Р ЮР О Ю 22 иЗ 1 Р Ъ 1 77 Р 4 Ю г 1 ю юЧ ЮР 1 7 б.7 О 2 Ю 1 Ю.21 чад йхо В 1 фЯР 7 Ю О ГЮ Ю 7.12ФУ. 1 д Ю 2 491 Ю 2 И 1 Р 1 бб И 1 И 772 ЦЯг В 1 77 Гбб СЯ бЛ Юд 7 Ю Ю 7 Р ЖО У 4 ЯР 1 Р 77 ЩР 7.1 щ б 7 77 77 77 1 Е 1 1 ж Р 1 Фиг. Х Составитель Э.Лдн Техред С.Мигунова Редактор Л.Аврам орректор В.Бут 30 Подписноевенного комитета СССРетений и открытий,. Раушская иаб., д. 4/5 каз 5362/48 Тираж ВНИИПИ Государ по делам. изо 13035, Москва, Ж нал ППП "Патент", г. Ужгород,ул. Проектная, 4 Ю 2 ФЯ Ю 2 Ю юг ю еЮ ю е 21 Ц 1 Р 4811 ФИ Ю 1 фиг Щ 1 Е 7 Ю ФИ 1 бб 1 Ебб 72 1 7 Р я ию яф1176328 выходкоторого соединен с вторымвходом второго элемента И и с входомсинхронизации формирователя адресовмикрокоманд, выход первого элементаИ соединен с входом управления режимом блока синхронизации выход первого мультиплексора соединен с первыми информационными входами регистра адреса и четвертого мультиплексора, второй информационный входкоторого соединен с первым выходомрегистра адреса, остальные выходыкоторого соединены с второго пор-й информационными входами второйгруппы формирователя адресов микрокоманд ( где и - разрядность адреса блока памяти микрокоманд ), первый информационный вход второй группы которого соединен с выходом четвертого мультиплексора, с второгопо и-й информационные входы регистра адреса соединены соответственносо второго по и-й адресные выходыблока памяти микрокоманд,2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок синхронизации содержит счетный триггер,элемент задержки, первый и второймультиплексоры, первый, второй, третий и четвертый генераторы импульсов и первый и второй элементы ИЛИ,причем счетный вход счетного триггера является входом управления режимом блока, единичный выход счетИзобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных системах, а также5 терминальной аппаратуре.Целью изобретения является повышение быстродействия за счет сокращения времени реакции на изменение входных условий.1 ОНа фиг. 1 изображена функциональная схема микропрограммного устройства управления; на фиг. 2 - функциональная схема блока синхронизации; на фиг. 3 - функциональная схема формирования адресов микрокоманд; на фиг. 4 - пример технической реного триггера подключен к первомуинформационному входу первого мультиплексора, к второму информационному входу второго мультиплексораи через элемент задержки соединенс вторым информационным входомпервого мультиплексора и с первыминформационным входом второго мультиплексора, инверсный выход которого соединен с входом запуска четвертого генератора импульсов, прямойвыход второго мультиплексора подключен к входу запуска второго генератора импульсов, выход которогосоединен с первым входом второго элемента ИЛИ, выход которого являетсявторым выходом блока, второй входвторого элемента ИЛИ подключен к выходу третьего генератора импульсов,вход запуска которого соединен с инверсным выходом первого мультиплексора, прямой выход которого подсоединен к входу запуска первого генератора импульсов, выход которого подключен к первому входу первого элемента ИЛИ, выход которого являетсяпервым выходом блока, второй входпервого элемента ИЛИ подсоединен квыходу четвертого генератора импульсов, нулевой выход счетного триггера соединен с управляющими входамипервого и второго мультиплексоров,вход установки в "1" счетного триггера является входом запуска блока. 2ализации схемы определения адреса следующей микрокоманды; на фиг, 5 - таблица истинности схемы определения адреса следующей микрокоманды; на фиг. 6 - формат микрокоманды; на фиг. 7 - временные диаграммы, иллюстрирующие функционирование устройства.Микропрограммное устройство управления содержит первую 1 и вторую 2 группы входов условий, группу 3 входов кода команды, вход 4 начальной установки, первый 5, второй 6 и третий 7 мультиплексоры, элемент ИЛИ 8, регистр 9 адреса, регистр 10. условий, четвертый 11 мультиплексор,.16 памяти микрокоманд, блок 17.синхронизации, второй элемент И 18, группу 19 Выходов.Блок синхронизации содержит вход20 управления режимом, вход 21 запуска, счетный триггер 22, элемент23 задержки, первый 24 и второй 25мультиплексоры, первый 26, второй27, третий 28 и четвертый 29 генераторы импульсов; первый 30 и второй 31 элементы ИЛИ и первый 32и второй 33 выходы, 5Формирователь адресов микрокомандсодержит входы 34 управления адресным переходом, вход 35 признака перехода, вход 36 начальной установки,первую 37 и вторую 38 группы информационных входов, вход 39 синхронизации, первый 40 и второй 41элементы И, первый 42, третий 43и второй 44 триггеры, блок 45 определения адреса следующей микрокоманды, регистр 46 команд, регистр47 адреса и группу 48 выходов,Блок определения следующего адреса содержит адресные входы 4949, входы 50-50 команды, выход ЗО51 записи в регистр 46 команд, спервого 52 по девятый 60 мультиплексоры, девять элементов 2 И-ИЛИ 61,элемент И 62, входы 63, 64, 65 и66, соответствующие выходам регистра 46 команд, входы 67, 68, 69 признаков, соответствующие выходамтриггеров 42-44, входы 70-78, соответствующие выходам регистра 47 адреса, выходы 79-87. Формат микроко- щманды содержит 6 полей 88-93. Поля88 и 89 включают группы разрядовмикрокоманды, которым соответствуютвыходы управления адресным переходомблока 16 памяти микрокоманд.Поле 90 включает группу разрядовмикрокоманды, которой соответствует группа адресных выходов блока 16,и предназначено для формирования адреса следующей микрокоманды. 50Поле 91 включает разряд, которомусоответствует первый адресный выходблока 16, и предназначено для формирования адреса следующей микрокоманды. 55.Поле 92 включает разряд блокировки, которому соответствует выходпризнака режима блока 16,Поле 93 включает группу разрядов, которым соответствуют выходы кода микроопераций блока 16 памяти микрокоманд.На Фиг, 7 приняты следующие обозначения: 94 - сигналы на входах 1,2,3 устройства 95 - сигнал с выхода элемента И 14, 96-99 - сигналы с выходов первого 26, второго 27, третьего 28 и четвертого 29 генераторов импульсов, 100 и 101 - сигналы с первого и второго выходов блока синхронизации.Устройство работает следующим образом.Для приведения устройства в исходное состояние на его вход 4 подается сигнал начальной установки, которым регистры 9 адреса и 10 условий переводятся в нулевое состояние, и по которому блок 17 синхронизации начинает вырабатывать серии тактовых импульсов 100 и 1 О 1. Кроме того, по сигналу начальной установки в Формирователь 13 адресов микрокоманд заносится первый исполнительный адрес микропрограммы, поступающий на первые информационные входы с выходом мультиплексора 5. Этот адрес появляется на выходах формирователя 13 с приходом фронта .первого тактового импульса 101 с выхода блока 17 синхронизации.По адресу, представленному.на выходах формирователя 13, происходит считывание микрокоманды из блока 16 памяти микрокоманд, Группы разрядов микрокоманды, которым соответствуют выходы управления адресным переходом блока 16 памяти микрокоманд, предназначены для управления работой первого 5, второго 6 и третьего 7 мультиплексоров и формирователя 13 соответственноГруппа адресных выходов блока 16 памяти микрокоманд и сигналы с выходов первого 5, второго 6 и третьего 7 мультиплексоров используются для формирования адреса следующей микрокоманды. Разряд блокировки микрокоманды, которому соответствует выход управления режимом блока 16 памяти микрокоманд предназначен для задания режима работы устройства вб время исполнения .текущей микрокоманды. В том случае, если он установлен в единицу, устройству разрешен переход к следующей микрокоманде до окончания полного цикла исполнения текущей. Ес 1176328Единичный импульс с выхода схемы 12 сравнения проходит на выход элемента 14 И и поступает на вход управления режимом блока 17 синхронизации в том случае, если одновременно выполняются два условия: разряд блокировки микрокоманды имеет единичное значение, и сигцал на выходе элемента 18 И имеет единичный уровень. Суть первого условия в том, что микропрограммно разрешен переход к выполнению следующей микрокоманды до завершения полного цикла текущей, Второе. условие оз 45 50 ли же разряд установлен в нуль, устройство переходит к исполнению следующей микрокоманды только по окончании полного цикла исполнения текущей.С соответствующих выходов блока 16 памяти микрокоманд на выходы 19 устройства передается операционная частьмикрокоманды, осуществляющая воздействие на управляемую микропрограммным Оустройством систему.Микрокоманды исполняются за одинтакт,Рассмотрим работу устройства привыполнении произвольной микрокоманды. 5По фронту тактового импульса 101на выходах формирователя 13 формируется адрес, по которому происходитсчитывание микрокоманды из блока 16памяти микрокоманд. В соответствии с 20управляющими сигналами на выходах управления адресным переходом блока 16.памяти микрокоманд на выходах первого5, второго 6 и третьего 7 мультиплексоров присутствует определенная комби нация входных сигналов. В случае несовпадения этой комбинации и кода,записанного в регистр 10 условий,схема 12 сравнения вырабатываетединичный уровень, который с задержкой, определяемой элементом 15 задержки, поступает на вход записирегистра 10 условий, и в него записывается комбинация сигналов с выходов первого 5, второго 6 и третьего 7 мультиплексоров. Схема 12 сравнения вырабатывает сигнал нулевогоуровня. Таким образом, если имеломесто несовпадение кодов на первойи второй группах входов схемы 12 40сравнения, она вырабатывает единич. ный импульс, длительность которогоопределяется элементом 15 задержки. начает, что оба тактовых сигнала 100 и 101 имеют единичный уровеньЕсли на выходе элемента 14 И присутствует нулевой уровень, блок 17 синхронизации вырабатывает импульсы 100 и 101 заданной частоты и длительности, В соответствии с кодовой комбинацией на управляющих входах первого 5 мультиплексора, на его выходе присутствует либо один их входных сигналов, либо ( при комбинации 000 на управляющих входах ) сигнал с первого адресного выхода блока 16 памяти микрокоманд, Сигнал с выхода первого 5 мультиплексора поступает на первые информационные входы регистра 9 адреса и четвертого 11 мультиплексора соответственноЗадним фронтом тактового сигнала 100 в регистр 9 адреса осуществляется занесение данных, представленных на его информационных входах.Элемент 8 ИЛИ производит логическое суммирование значений сигналов на управляющих входах первого 5 мультиплексора. Если на выходе элемента 8 ИЛИ, присутствует единичный уровень, то на выход четвертого 11 мультиплексора проходит информация с первого его входа, если же нулевой уровень, то на выход четвертого 11 мультиплексора поступает информация со второго его входа, т.е. с первого выхода регистра 19 адреса.Таким образом, до прихода заднего фронта тактового импульса 00 в регистре 9 адреса хранится информация об адресе текущей микрокоманды.По единичному импульсу на входе управления режимом блок 17 синхронизации формирует текущий тактовый сигнал 100 и временно снимает тактовый сигнал 101. Исполнение текущей микрокоманды окончено, ее цикл был неполным. В регистре 9 адреса хранится информация об адресе микрокоманды, исполнявшейся до снятия тактового сигнала 101. Так как переходы по условию в предлагаемом устройстве осуществляются под воздействием входных сигналов устройства, то все, кроме первого, разряды регистра 9 адреса, которые не связаны с входными сигналами и поэтому не могут быть условиями перехода, используются для формирования адреса следующей микрокоманды. Назначение элемента 8 ИЛИ и четвертого 11 мультиплексора.в том, чтобы пропустить. на первый информационный вход второй группы , формирователя 13 выбранный первым мультиплексором входной сигнал, который мог измениться за время выполнения микрокоманды, или сигнал с 1 О первого выхода регистра адреса, если условием перехода не является изменение одного из входных сигналов, поступающих на вход первого 5 мультиплексора. 15После паузы блок 17 синхронизации вновь начинает вырабатывать тактовые импульсы 01, по переднему фрон-, ту,первого из которых происходит формирование адреса следующей микро команды.Рассмотрим работу блока 17 синхронизации (фиг. 2)Для приведения блока в исходное состояние на его вход 21 подается 25 сигнал начальной установки, которым счетный триггер 22 переводится в еди" ничное состояние. Нулевой выход счетного триггера 22, управляющий рабо-. той первого 24 и второго 25 мульти- ЗО плексоров, пропускает на их единичные выходы сигналы с их первых входов,Первый 26, второй 27, третий 28 и четвертый 29 генераторы импульсов вырабатывают тактовые сигналы в том случае, если на их входах присут, ствуют сигналы единичного уровня.Таким образом, после появления сигнала начальной установки серии импульсов начинают вырабатывать пер вый 26 и второй 27 генераторы им.пульсов, так как на их входах при" сутствуют сигналы единичного уровня. Так как входы третьего 28 и четвер того .29 генераторов импульсов свя заны с нулевыми выходами первого 24 и второго 25 мультиплексоров соответственно, на которых присутствуют сигналы нулевого уровня, то после сигнала начальной установки 50 эти генераторы пассивны, а на их выходах - сигналы нулевого уровня.Сигналы с выходов первого 26 и четвертого 29, а также сигналы с выходов второго 27 и третьего 28 55 генераторов импульсов логически сумМируются на первом 30 и втором 31 элементах ИЛИ соответственно, С выходов первого 30 и второго 31 элементов ИЛИ сигналы передаются на выходы 32 и 33 блока соответственно.В таком режиме блок 17 синхронизации работает до появления импульса на входе 20 блока, С входа 20 блока ймпульс поступает на счетный вход счетного 22 триггера, в результате чего триггер перебрасывается в нулевое состояние, тем самым открывая передачу со вторых входов первого 24 и второго 25 мультиплек соров на их выходы. В итоге на нулевом выходе второго 25 мультиплексора появляется сигнал единичного уровня, и с задержкой, определяемой элементом 23 задержки, после этого появляется сигнал единичного уровня на нулевом выходе первого 24 муль.типлексора.Таким образом, с приходом первого единичного импульса на вход 20 блока, в работе блока 17 синхронизации происходят следующие изменения: прекращает вырабатывать тактовые сигналы второй 27 генератор импульсов и начинает вырабатывать тактовые сигналы четвертый 29 генератор импульсов, а затем с задержкой прекращает вырабатывать импульсы первый, ,26 генератор импульсов и начинает вырабатывать импульсы третий 28 генератор импульсов.В этом режиме блок 17 синхронизации работает до появления на его входе 20 следующего импульса, Далее блок 7 синхронизации функционирует аналогично вьппеописанному.Сигналы с выходов всех генераторов 26-29 импульсов имеют одинаковые параметры.Формирователь 3 адресов микро- команд может быть выполнен, например, как показано на фиг. 3.Формирователь 13 выполняет следующие операции: прием начального адреса микропрограмм со входов 38 команцы, управление последовательностью выбора микрокоманд из блока 16 памяти микрокоманд, хранение и ана-, лиз кода команды на регистре 46 команд, хранение двух признаков в триггерах 43 и 44 и условный переход по ннм, непосредственную адресацию к блоку 16 памяти микрокоманд.Регистр 47 адреса микрокоманд состоит из 3-триггеров с записью ин76328 9формации по фронту сигнала, поступающего на вход 39 синхронизации, На Э-входе регистра 47 адреса микро- команд с выхоцов схемы 45 определения адреса следующей микрокоманды поступает информация, которая является адресом следующей микрокоманды. Информация с выходов регистра 47 адреса микрокоманды поступает на выходы 48 формирователя 3 и на 1 О соответствующие входы схемы 45 определения адреса следующей микрокоманды.Регистр 46 команд состоит из П-триггеров типа "защелка", записывающих информацию, представленную на младших входах 38 команды в том случае, если сигнал на входе 39 синхронизации имеет нулевое значение,асхема 45 определения адреса следую" щей микрокоманды вырабатывает единичный сигнал записи в регистр 46 ко- . манд, Регистр 46 команд используется для хранения разрядов команды,. по которым в дальнейшем можно Выполнить условный переход.Первый 42 триггер является О-триггером типа "защелка", и служит для хранения при нулевом значении сигналана входе 39 синхронизации инверти" рованной информации с входа 35 признаков, Информация с выхода первого 42 триггера используется для условных переходов в схеме 45 определеничадреса следующей микрокоманды и поступает на Э-входы второго 44 и тре 35 тьего 43 триггеров. При единичном . значении сигнала на входе 39 синх-. ронизации первый 42 триггер отслеживает значение сигнала на входе35 признаков.40Второй 44 и третий 43 триггеры являются 2-триггерами с записью информации по фронту. Запись во второй 44 (в третий 43 )триггер происходит при нулевом значении сигнала на соот 45 ветствующем управляющем 34 входе, связанном со входом первого 40 (второго 4 ) элемента И, по Фронту сигнала на входе 38 синхронизации. При единичных значениях сигналов на50 управляющих 34 входах второй 44 и третий 43 триггеры выполняют функцию хранения информации, записанной в них ранее. Содержимое второго 44 и третьего 43 триггеров используется в схеме 45 определения адреса следующей микрокоманды при условных переходах. ОСхема 45 определения адреса сле-. дующей микрокоманды - комбинационная схема, которая в зависимости от значения сигналовна входе 36 начальной установки, на входах 37, на входах 38 а также сигналов с выходов первого 42, второго 44 и третьего 43 триггеров, регистра 46 команд и регистра 47 адреса микрокоманды формирует сигналы адреса следующей микрокоманды и сигнал записи в регистр 46 команд.Положим, что количество входов 37 равно семи, количество входов 38 команды равно восьми, регистр 46 команды - четырехразрядный и хранит четыре младших разряда кода команды, а количество выходов 48 равно девяти. В этом случае схема 45 определения адреса следующей микрокоманды может быть выполнена, например, так, как показано на Фиг.4. В соответствии с алгоритмом функционирования схемы 45 определе ния адреса следующей микрокоманды информационные входы мультиплексоров 52-60 разбиты на определенныегруппы, а сигналы на выходах мультиплексоров 52-60,определяются комбинацией сигналов 49.-49 на их уп-,равляющих входах. На Фиг. 5 приведена таблица,иллюстрирующая работу схемы 45определения адреса следующей микрокоманды. В таблице символом "0"(обозначен уровень сигнала наадресном входе или на выходе схемы45, символ Х соответствует безразт личному состоянию адресного входа. Символу В соответствует единичныйуровень в том случае, когда на адресных входах 49 З, 494 495. и 49схемы 45 присутствуют сигналы еди, ничного уровня и на адресном входе 49 - сигнал нулевого уровня. Впротивном случае символу соответствует нулевой уровень, Символ1обозначает уровень сигнала на соответствующем адресном входе или навыходе схемы 45, например Г 49 1 обозначает уровень сигнала на адресном 49 входе. Таблица, приведенная на фиг,5,показывает зависимость состоянийвыходов схемы 45 определения адреса следующей микрокоманды от состояний ее адресных 49 двходов, состояния сигнала на входе 36 начальной установки, состояний входов50-50 команды и состояний входов70-78,