Ассоциативное запоминающее устройство

Союз Советскин Социалистических Республикное к ант. саид-ву 1) Дополните 51) М, Кл, О 11 С 15/О 2) Заявлено 21.11.72(2 т) 1847799 О 8 с присоединени (23) Приоритет (43) Опубликов ая Государственный комитеСовете Министров СССРоо делам изооретонийи открытий(45) Дата опубликования описания 26.00.7 2) Лвторы изобретен Смирн. В. Виталиев, А. Д. Гвинепадзе и 71) Заявите ОБИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТ Изобретение относится к области запоминающих устройств (ЗУ).Известны ассоциативные запоминающие устройства (АЗУ), содержащие адресные запоминающие модули, разрядные шины ко-: торьтх подключены к входам соответствую щих детекторов, и блоки дешифраторов,опроса, входы которых подсоединены к вьтходам соответствующих блоков регистра опроса. есных за тОднако в известных с увеличением емкости щих модулей резко пад использования,ассоциативных ЗУадресных запоминаюет эффективность их ение тродулю я етого оров по ифраторчены к ам ов опроса блока сумм м входам п а выходы аны с соо последтветстЦель изобретения - новьной емкости устройства, Дство содержит блоки сумматдва по количеству блоков депервые входы которых подклюсоответствующих дешифраторходы каждого предыдущегоров подсоединены к вторыдующего блока сумматоров,него блока сумматоров связ вующими адресными шинами адр по.фминающих модулей.На фиг. 1 приведена блок схема устройсва; на фиг. 2 - модифицированная блок-схек ма с использованием долговременных запоминающих модулей.Устройство состоит из адресных запоминающих модулей 1, разрядные шины 2 которых подключены к входам соответствуютц .щих детекторов 3, и блоков 4 дешифраторов5 опроса, входы которых подсоединены квыходам соответствующих блоков 6 регистрра 7 опроса. Кроме того, устройство содержит блоки 8 сумматоров по модулю два пата количеству блоков 4. Первые входы 9 блоков 8 подкщочены квыходам соответствующих дешифраторов 5, выходы каждого прдыдущего блока 8 подсоединены к вторым входам 10 последующего блока 8, а20 выходы последнего блока сумматоров связаны с соответствующими адресными шинами 11 модулей 1,Работа устройства осуществляется следующим образом,При записи произвольный код, посту3пающий на регистр 7 опроса, преобразуечся дешифраторами 5 и блоками 8 сумматоров в код с равным числом единичных"и нулевых выходов блоков сумматоров(частный случай кода с равным весом).Выходы последнего блока 8 возбуждаютровно половину адресных шин 11 модулей1. В соответствующие моменты на разрядной шине 2, связанной с выбранным детектором 3, последовательно записывается,например, код "нуля", а в остальные моменты на этой шине предварительно записывается, например, код "единицы". Аналогичнопроизводится запись в ячейки, связанныес другими детекторами.При считывании сод опроса с регистра7 преобразуется соответствующими дешифраторами 5 и блоками 8 сумматоров В кодс равным весом. Возбуждаются одновременновсе адресные шины 11, соединенные с сумматорами последней части, выходы которых соответствуют коду "единиць " и .производитсяпараллельный:опрос всех модулей 1. Соотношение "сигнал помеха выбирается так,что И /2 сигналов "нуля воспринимаютсядетектором как "нулевой" сигнал, т. е. сигнал совпадения ( И число адресных шин,модуля), В той ячейке АЗУ, где произойдетполное совпадение, сигналы на выходе соот-ветствующего детектора будут "нулевые",Во всех остальных ячейках на входах детек-торов будет один или несколько "единичныхфсигналов, что приводит к появлению на выходах этих детекторов "единичных сигналов,т. е. сигналов несовпадения. В остальномработа устройства аналогична работе известных ассоциативных ЗУ,Изобретение является схемной реализациейчастного случая различимых кодов с равнымвесом. Эффективность использования оборудования АЗУ может быть повышена эа счетприменения в качестве преобразователейдолговременных запоминающих модулей, которые позволяют реализовать любой, даженеразличимый, код с равным весом. С этойцелью к выходам дешифраторов 5 опроса1 О могут быть присоединены адресные шины12 од лговременных запоминающих модулей13 , разрядные шины которых соединены ссоответствующими адресными шинами 112адресно запоминающих модулей 1 (см ф иг,щ ). Работа устройства, изображенного нафиг, 2, аналогична работе описанного устройства,Формула изобретения Ассоциативное запоминающее устройство,содержащее адресные запоминающие модули,разрядные шины которых подключены к вхо-дам соответствующих детекторов, и блокидешифраторов опроса входы которых подсое динены к выходам соответствующих блоковрегистра опроса, о т л и ч а ю щ е е с ятем, что, с целью повышения эффективнойемкости устройства, оно содерхсит,блокисумматоров по модулю два по колиЧеству яо блоков дешифраторов, первые входы которыхподкачены к выходам соответствующих де-,шифраторов опроса, выходы каждого предыдущего блока сумматоров подсоединены квторым входам 1 последующего блока суяма- % торов, а выходы последнего блока сумматоров связаны с соответствующими адреснымишинами адресных запоминающих модулей.Неб едакт 729 Подписноеного комитета Совета Минисм изобоетений и открытийЖ, Раушская наб., д, 4 аз 3118/84 ЦНИИПИТираж ударств по дел 5, Москв