Способ контроля ттл итегральных схем

( 9) 4 А 1 51)5 6 01 В 31/26 ОБР ПИС ИДЕТЕЛЬСТВ К АВТОРСКО в и,В.В.Мак СССР 1983.ежности и эксх схем. - Киев: к контролю инть использовафектных ТТЛ ны зависимости ИС от напряжепособ.следующим обвышение до ыявления ут сти эмиттер Л интеграл сточек ого ной мер зависимости ической единицы Осс для ТТЛ ИС. овлено явленияГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) СПОСОБ КОНТРОЛЯ ТТЛ ИНТЕГРАЛЬНЫХ СХЕМ(57) Изобретение относится к контролю интегральных схем и может быть использовано для отбраковки дефектных ТТЛ интегральных схем, Цель изобретения - повышение достоверности контроля за счет выявления утечек и объемных дефектов в области эмиттерного перехода транзисторов ТТЛ интегральной схемы. Способ состоит в следующем, На вход контролируемой ТТЛ интегральной схемы задают номинальное входное напряжение Ох и текущие значения Осс(1) нап ряжения питания в соответствии с Формулой Осс(1) =Оссн - -1 ЬОсс, где(1) = 0 - и; Оссн - номинальное Изобретение относитстегральных схем и можетно для отбраковки . динтегральных схем (ИС).Цель изобретения - иверности контроля путем ви объемных дефектов в облперехода транзисторов ТТсхемы. значение напряжения питания; Л Осс - шаг уменьшения напряжения питания, уменьшают входное напряжение О от номинального значения до значения, при котором напряжение логической "1" на выходе контролируемой ТТЛ интегральной схемы принимает минимально допустимое значение, измеряют текущие значения напряжения логической ".1" Онп(1) на выходе контролируемой ТТЛ интегральной схемы, соответству- .ющие заданному значению Осс(1), определяют значения приращений этого напряжения по формуле ЛОнп = Онп(1+1) - -Оно(1)1, сравнивают текущие значения ЬОнп(1 = 1 и) с эталонным значением Онп(1 =О), в случае Ь Онп( =1 и)Ь О нн( = = О) измеряют значение напряжения Осспор питания контролируемой ТТЛ интегральной /) схемы и при Оссн ОсспорА (А - заданная величина) считают контролируемую ТТЛ интегральной схемы негодной по обьемным де- ф фектам эмиттерного перехода, а при Оссн - ОсспорВ (В - заданная величина) - негодной по утечкам коллекторного и эмиттерно- ф го переходов. Обнаружение объемных Ос дефектов и утечек эмиттерного перехода 4 транзисторов ТТЛ интегральной схемы по- Ц вышает достоверность контроля. 2 ил. 00 На фиг, 1 и 2 привед выходного напряжения ТТ ния питания, поясняющие Способ осуществляет разом. На фиг.2 приведен пр выходного напряжения ло Оо от напряжения питани Образование утечек обусми на поверхности р - и-переходов и особенно существенно сказывается на работе обратносмещенных коллекторных переходов,При снижении напряжения питания сопротивление коллектора должно уменьшаться. Однако наличие утечек приводит к тому, что сопротивление коллектора при снижении напряжения питания может даже увеличиваться. Результатом этого является аномальная зависимость выходного напряжения логической единицы от величины напряжения питания. Аномалия проявляется в виде более быстрого, по сравнению с бездефектной ИС, снижения выходного напряжения логической единицы при снижении напряжения питания (фиг. 1).Вместе с тем утечки, локализованные в области эмиттерного перехода из-за его малого сопротивления и достаточно высокого переходного сопротивления утечки, аналиэрм зависимостей (фиг, 1) могут быть обнаружены в крайних редких случаях. Кроме тОго, следует учитывать, что для прямосмещенных р - п-переходов существенную роль играют объемные дефекты, которые обусловлены переходом атома легирующей приМеси из узла кристаллической решетки в междоузлие, Объемные дефекты развиваются из точечных и образуют области с повышенным удельным сопротивлением. В результате этого в прямосмещенном р - ппереходе образуются каналы проводимости со значительной величиной плотности тока в них, Это приводит к локальному разогреву решетки и стимулирует процесс ионизации, Результатом является катастрофический отказ прибора.Эти дефекты также не обнаруживаются анализом зависимостей (фиг, 1). Причиной этого является то, что измерения производятся при достаточно низком (порядка десятков ом) сопротивление эмиттерного перехода,Повышение достоверности отбраковки достигается повышением информативности режима измерения выходного параметра ТТЛ ИС, в частности напряжения логической единицы, Для решения этой задачи выбирают такой режим измерения, при котором сопротивление эмиттерного перехода становится соизмеримым с переходными сопротивлениями утечки в области объемных дефектов. Поэтому после подачи на ТТЛ ИС номинального напряжения питания О и номинального входного воздействия Овх, дающего на выходе ИС напряжение логической "1", уменьшают величину входного воздействия Овх до тех пор, пока выходное 5804напряжение логической "1" не достигает минимального значения допускаемого техническими условиями Оссн, При этом токи через эмиттерные переходы транзисторов 5 ИС минимальны, а их сопротивления максимальны. Постепенно с шагом ЛОсс снижают напряжение питания,Выбор шага Ь О обусловлен следую 10 щими требованиями. Требуется минимальное значение шага для обнаружения скольугодно малых аномалий и существуют естественная погрешность измерений напряжений измерительной установки и15 естественно малая (до 0,0005 В) неравномерность хода зависимости Он - Ф(Осс) - выходного напряжеНия логической "1" отнапряжения питания. Поэтому шаг снижения напряжения питания выбирается по20 крайней мере в 2 раза больше погрешности .измерительной установки, Реальные погрешности блоков функционального контроля составляют 0;0001 - 0,0002 В.Экспериментально установлено, что для до 25 стоверного контроля достаточен, например,шаг 0,01 В, а измеряемая аномалия составляет 30 - 40 изменения напряжения питания, что обеспечивает ее превышение надуровнем погрешности измерительной уста 30 новки,Величина шага ЬОсс устанавливаетсяэкспериментально. При достижении порогового напряжения питания Осспор в зависимости напряжения логической единицы Оп35 от напряжения питания О проявляетсяаномалия (фиг. 2), Она заключается в том,что при изменении напряжения питания наодин шаг( ЬО -0,01 В) изменение выходного напряжения логической единицы40 Ь ОнпЬОн, где ЬОнп - изменение напряжения логической "1" при снижении напряжения питания на шаг меньше порогового,ЬОн - изменение напряжения логическойединицы при изменении на шаг напряжения45 питания, которое больше порогового. Причем для всех значений50 при изменении Осс на одну и ту же величинуЬ Он- сопз 1. (1)Исходя иэ условия (1), в качестве эталон ного значения выбирается величина Ь Онэ,равная изменению напряжения логической "1" при первом шаге снижения напряжения питания. Для определения величины порогового напряжения осуществляется сравне1675804 Осс = О ссн -Ь Осс,ние изменения выходного напряжения логической "1" с эталонным при каждом шаге снижения напряжения питания. О достижении порогового напряжения судят по тому, что его снижение на шаг приводит к уменьшению изменения Он по сравнению с эталонным.Основным информативным параметром о наличии дефектов является разность между номинальным и пороговым напряжениями питания. Для определения пороговых значений информативного параметра берут Ь Он = Оссн Осспор (2) где Оссн - номинальное напряжение питания;Ь Он - информативный параметр, Производят определительные испытания ограниченной выборки ТТЛ ИС. Для каждой, ТТЛ ИС устанавливают ЬОн. Определяют среднее значение параметра ЬОн и его среднеквадратическое отклонение о. Установлено экспериментально, что закон распределения информативного параметра ЬОн близок к нормальному, следовательно, отбраковываются микросхемы в соответствии с критерием Ь Ц - 0 Ос( Ь ОнЬ Он + О Оо (3) где Цс, - табличное значение квантиля нормального распределения с уровнем эначимЬсти а.Для а,05 величина Оо. =3.Экспериментально установлено, например, что для микросхем 1533 ЛАЗ ЬОн- 1,8 В, ст 0,06 В, тогда условие (3) принимает вид1,62 В ЬОн1,98 В.Микросхемы 1533 ЛАЗ, у которыхЬ Он162 В,имеют сильные утечки как в области коллекторного и эмиттерного переходов, так и замыкающие оба перехода между собой и наподложку. Микросхемы, у которыхЬОн198 В,имеют развитые объемные дефекты эмиттерного перехода,Таким образом, отбраковка ТТЛ ИС позначениям ЬОн позволяет выявить утечки5 эмиттерного перехода входящих транзисторов, что повышает достоверность контроля,Формула изобретенияСпособ контроля ТТЛ интегральныхсхем, в соответствии с которым на вход кон 10 тролируемой ТТЛ интегральной схемы задают номинальное входное напряжение 08 итекущие значения Осс напряжения питания в соответствии с формулой где=0 - и;Оссн - номинальное значение напряжения питания;20 Ь Осс - шаг уменьшения напряженияпитания, о т л и ч а ю щ. и й с я тем, что, сцелью повышения достоверности контроля,уменьшают входное напряжение от номинального значения О до значения, при ко 25 тором напряжение логической единицы навыходе контролируемой ТТЛ интегральнойсхемы принимает минимально допустимоетекущее значение, измеряют текущие значения напряжения логической единицы30. Онп на выходе контролируемой ТТЛ интегральной схемы и определяют значения приращений этого напряжения по формулеЬОнп =Онп(+ 1) - Оп , сравниваютзначения ЬОнп 0 = 1 и) с эталонным зна 35 чением Ь Онп( = О) и в случае Ь Онп 0=1) " и)Ь Онп( -- О) измеряют значение напряжения питания контролируемой ТТЛ интегральной схемы Осспор и в случае, если Оссн -ОсспорА считают контролируемую ТТЛ40 интегральную схему негодной по объемнымдефектам эмиттерного перехода, а при Оссн -Осспор В - негодной по утечкам коллекторного и эмиттерного пеоеходов, причем величины А и В определяются как нижняя и45. верхняя статистические границы по статической обработке измеренных значенийОссн - Осспор на партии ТТЛ интегральныхсхем,1675804 3,0 г,в з,о бко рректор В.Гирня дакто Заказ 2999 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открыти113035, Москва, Ж, Раушская наб., 4/5 ГКНТ СС роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагари П 1,0 Раг.ЛСоставитель В,ДворкТехред М.Моргентал