Арифметическое устройство в системе остаточных классов

Номер патента: 999050

Авторы: Дубовых, Королев, Краснобаев, Сидоренко

ZIP архив

Текст

(5 с присоединением заявки6 Гвсударставвеа квинтет СССР юв делам вэебратеккй(ф) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО В СИСТЕ ОСТАТОЧНЫХ КЛАССОВ ся к вычислиоИЛИ,ия Изобретение относиттельной технике.Известно арифметическое устройство в системе остаточных классов, содержащее блок выдачи результата в прямом коде, блок выдачи результата в допол 5 нительном коде, регистр хранения результата, элемент ИЛИ, блок контроля, блок памяти таблиц, блоки. передачи первого и второго операндов в блоки памяти таблиц в прямом и дополнительном кодах, дешйфраторы, блок определения знака, блок управления и соответствующие связи 1 .Наиболее близким к изобретению тех.15 ническим решением является арифмети ческое устройство в системе остаточных классов, содержащее дешифраторы, вход первого иэ которых соединен с первым информационным входом устрой о ства, вход второго - с вторым информационным входом устройства, блоки ключей, формирователей, элементов усилителей, а также блок,опюеделен 83. Бюллетень7 (53) УД(681 32, 5(088. 8)описания 23.02.83 координат базовых квадратов, входкоторого подключен к первому информационному входу устройства, управляющий вход - к входу вида операции устройства, блок кодирования, блоки перекодирования, блок координатно-узлвых трансформаторов и дешифратор групп,тождественных базовых квадратов, входы которого соединены соответственнос выходом блока определения координатбазовых квадратов, с вторым информаци.онным входом устройства, с первымивыходами первого и второго блоков перекодирования, с управляющими входамиустройства, выход - через последовательно соединенные первый блок ключей,блок кодирования и блок усилителейподключен к выходу устройства; выходыпервого и второго дешифраторов соединены соответственно со входами первого и второго блоков перекодирования,вторые выходы которых подключены соответственно ко входу второго блока ключей и входу блока формирователей, ин 3 9990формационный вход второго блока ключей соединенс первым информационнымвходом устройства, управляющие входыс управляющими входами устройства;выход блока ключей через первый блокэлементов ИЛИ соединен с первым входом блока координатно-узловых трансформаторов, второй вход которого подключен к выходу блока формирователей,выход через второй блок элементов ИЛИ 1 Осоединен с входом блока кодирования;информационный вход блока формирователей соединен со вторым информационным входом устройства, управляющиевходы которого подключены к управляющим входам блока формирователей 1 2 3.Недостаток устройства - большойобъем оборудования,Цель изобретения - уменьшение объема оборудования. ,26Поставленная цель достигается тем,что арифметическое устройство в системе остаточных классов, содержащеедешифраторы, входы которых являютсяпервым и вторым информационными входами устройства, соответственно, первую и вторую и третью группы ключей,первую и вторую группы элементов ИЛИ,блок умножения по модулю, выходной регистр, выход которого является информационным выходом устройства, первыевходы ключей первой группы объединены и являются управляющим входом нумножение" устройства, содержит первыйи второй блоки вычитания по модулю,третью группу ключей, третью группуэлементов ИЛИ, сумматор по модулюдва шестнадцать элементов ИЛИ, четыре группы эКементов И, четыре элемента И, причем 1-е и 1-е выходы дешифраторов (1=1, 2, , (Р 1,-1)/2;(як+1)/2, Д,-1;- номер основаниясистемы ) подключены ко входам соответственно первого, второго, третьего ичетвертого элементов ИЛИ, 1-й и45(Р 1- 1)-й выходы дешифраторов подключены ко входам 1-го элемента ИЛИ соответственно первой и второй .групп, первые входы элементов И первой группыобъединены и являются управляющим входом "Сложение" устройства, вторыевходы первого и третьего, второго ичетвертого элементов И первой группыпопарно объединены и подключены к выходам соответственно первого и второ го элементов ИЛИ, выходы первого ичетвертого, второго и третьего элементов И первой группы подключены ко входам соответственно третьего и четвер 50 4того элементов ИЛИ, выходы которых подключены соответственно к первому и второму входам .сумматора по модулю два, первые входы первого и второго элементов И подключены соответственно к выходам третьего и четвертого элементов ИЛИ, а вторые входы объединены между собой и с выходом шестого элемента ИЛИ и подключены к третьемувходу сумматора по модула два, четвертый вход которого подключен к выходупятого элемента ИЛИ, выходы первогои второго элементов И подключены квходам седьмого элемента ИЛИ, первыевходы первого и третьего, второго ичетвертого элементов И второй группыпопарно объединены и подключены к единичному и нулевому выходам соответственно сумматора по модулю два, первые входы ключей второй и третьей групп соответственно объединены и подключены к выходам третьего и четвертогоэлементов И, первые входы которых подключены соответственно к единичному и нулевому выходам сумматора по модулю два, а вторые входы объединены и подключены к выходу восьмого элемента ИЛИ, первый вход которого является входом "вычитание" устройства, выходы ключей первой; второй и третьей групп подключены ко входам соответственно блока умножения, первого и второго блоков вычитания по модулю, вторые входы 1-х ключей первой, второй и третьей групп ключей объединены и подключены к выходам соответствующих элементов ИЛИ соответственно первой и второй групп, 1-е выходы блока умножения первого и второго блоков вы-читания по модулю подключены ко входам соответственно девятого и десятого элементов ИЛИ, а )-е выходы подключены к входам одиннадцатого и соответственно двенадцатого элементов ИЛИ, первые входы элементов И третьей группы объединены и подключены к выходу седьмого элемента ИЛИ, вторые входы первого и второго, третьего и четвертого элементов И второй и третьей групп попарно объединены и подключены к выходам соответственно девятого и одиннадцатого, десятого и двенадцатого элементов ИЛИ, выходы элементов И второй и третьей групп подключены к соответствующим входам тринадцатого и четырнадцатого элементовИЛИ, 1-е и (Р)-е выходы блока умножения, первого и второго блоков вы- читания по модулю подключены ко вхо, 999 дам 1-х элементов ИЛИ третьей группы, выходы которых подключены к соответ,ствующим 1-м входам выходного регист.ра, первые выходы первого и второго, третьего и .четвертого элементов И % четвертой группы попарно объединены и подключенык выходам соответственно тринадцатого и четырнадцатого элементов ИЛИ, а вторые входы объединены между собой и со вторым входом 1 О восьмого элемента ИЛИ и подключены ко входу "Сложение" устройства, выходы первого и четвертого, второго и третьего элементов И третьей группы подключены соответственно ко входам 1% пятнад) атого и шестнадцатого элементов ИЛИ, выходы которых подключены к Р 1+1)/2+1)-му и к Р 1+1)/2+2)-му входам выходного регистра.В схеме модульного умножения ис пользуются свойства симметрии арифме. уческой таблицы относительно диаго-. нали, вертикали и горизонтали, тцюхо.р 1 р+1, дящих между величинами 1 и-2 где Р - модуль таблицы, В табл. 1 приведен пример для Р 1, =11.Это и определяет воэможность реа.,лизации в схеме табличного умножения 0,25 части табл. 30В табл. 2 определены номера квадрантов арифметических таблиц коммутаторов.Для модульного умножения используется 1 Квадрант табл 1. Числовые И значения, соответствующие входным значениям, представляются табл, 3.Алгоритм получения результата операции определяется следующим соотношением:, если два числа х и у заданы по основанию Р 1, в коде табличного умножения х=(р, х 1), у 1=у, у), тодля того, чтобы получить произведение хну, (вод Р 1,) в коде табличного , умножения и инвертировать его индекс 1 э у в случае, если . отлично от у, где Рк- О, если 0(х2 ЧГх1 К+11, если 2 сх с Р 1,В табл. 4 приведена операция мо-дульного умножения, вычитания и сложения, которая выполняется в коде табличного умножения.В схеме модульного сложения используется свойство симметрии арифметической таблицы (табл. 5) относительно ле 050 -4вой диагонали, а в схеме модульноговычитания используется свойство симметрии арифметической таблицы (табл. 6)относительно правой диагонали.Это определяет воэможность реализации в схеме табличного сложения и вычитания по модулю Р 1 по 0,5 части со. ответствующих таблиц.При сопоставлении таблиц сложения и вычитания очевидно соотношение: (х+у)+ (Р 1,-х)-у=Р или х+у=Р 1 - (Р " -х)-у 1. Из этого выражения следует, что для гюлучения результата операциимодульного сложения достаточно знать результат операции модульного вычитания, т.е. возникает возможность эффективно использовать код табличного умножения для реализации модульных операций сложения и вычитания.Порядок выполнения операции модуль ного сложения следующий:1. Уменьааемое М инвертируется по модулю Р 1, т.е. получим Р -х, а вычитаемое у оставляем без изменений.2. С помощью блоков модульного вы" читания по входным операндам (Р 1 -х) и у, определяется результат операциимодульного вычитания (Р 1,-х)-у,1(пю Р).3. Результат операции модульного вычитания инвертируется по модулю Р 1)р-ИР- )- +.Таким образом, изобретение будет содержать три блока: один для определения результата операции модульного умножения и два для определения результата операции модульного вычитания.Для модульного вычитания при=Ху используется 11 квадрант табл. 6. Этот же квадрант используется для определения результата модульного сло" жения при у ). Числовые выходные значения в соответствии со значениями входных вин второго блока вычитания по модулю представлены в табл. 7.Для ух ==0 результат операции модульного вычитания непосредственно определяется значениями выходных шин, а для р =-=1 (для модульного сложения ух =О, у =1) значения, определяе 3мые выходными шинами, инвертируются по модулю Р 1.В качестве таблицы второго блока вычитания гю модулю, реализующего операцию модульного вычитания для Х Фиспользуется 1 квадрант табл. 6. Этот же блок используется для определения рвэультата модульного сложения999050 8при р;, = у). Числовые выходные значения вход одного из элементов ИЛИ 1 ф и 12.в соответствии со значениями входных В зависимости от результата операциишин третьего блока вычитания по моду- сумматора 26 по модулю два открываетлю представлены в табл. 8. ся один из элементов И 23 второй груп.Для у =1, у =0 результат операции. й пы. Через элементы ИЛИ 15 или 16 и .модульного вычитания (для модульного один из элементов И четвертой группысложения р =О, ц=О) непосредственно 25 сигнал поступает на Р+1) /2+1) -йопределяется значениями выходных шин или Р+1)/2+2/-й входы выходного реблока, а для р =О, уу =1 (для модуль- гистра 37 Таким образом,. в выходномного сложения ух =1, у.=1) результат 1 в регистре 37 содержится операнд в кодеоперации инвертируется по модулю Р. табличного умножения 1 определяющий реВ изобретении блок умножения по зультат операции модульного умножения.модулю, первый и второй блоки вычита- Второй режим - определение резульния по модулю могут быть выполнены в тата операции модульного вычитаниявиде постоянных запоминающих уст- " 1 з (х-у) (п)од Р ) (управляющий сигналройств, Это обеспечит максимальное присутствует на шине "Вычитание",быстродействие устройства. Уменьшаемое Х и вычитаемое у постуНа чертеже представлена блок-схема пают на дешифраторы 1 и 2. Еслиохустройства. =, то на нулевом выходе сумматораУстройство содержит дешифраторы 1 10 по модулю два присутствует сигнал,и 2, элементы ИЛИ 3-18 с первого по и сигналы входных операндов черезшестнадцатый, первую 19, вторую 20 и третью группу ключей 29 поступают сотретью 21 группы элементов ИЛИ, пер- .ответственно на блок 32, Выходной сивую 22, вторую 23, третью 24 и чет- гнал блока 32 поступает на вход одновертую 25 группы элементов И, сумма- И го из элементов ИЛИ 12 или 14 и черезтор 26 по модулю два; первую 27, вто- один из элементов ИЛИ 15, 11 и элерую 28 и третью 29 группы ключей, мент И четвертой .группы 25 поступаетблок 30 умножения по модулю; первый, на вход одного из элементов ИЛИ 17 ивторой и третий блоки памяти таблиц . 18 и далее на соответствующий входопераций, первый 31 и второй 32 бло- зр выходного регистра 37.ки вычитания по модулю, первый 33,второй 34, третий 35 и четвертый 36Еслиух Фуу, то на единичном выхоэлементы И, выходной регистр 37. де сумматора по модулю два 26. СигналРаботу устройства удобно рассмат- проходит через блок 31 и далее на соривать в трех режимах работы. ответствующие входы выходного регистПервый режим - определение резуль- ра 37тата модульного умножения ху(п)од Р ) Третий режим - определение резуль(управляющий сигнал присутствует на тата операции модульного сложенияшине "Умножение" (Хфу) (п)од Р) (управляющий сигналПервый Х и второй ) операнды, де-поступает на шину "Сложение" ), Этотшифраторы 1 и 2, элементы .ИЛИ первой сигнал поступает на второй вход две 19 и второй 20 групп и ключи 27 пер- надцатого элемента ИЛИ 10, и такимвой .группы, которые открываются сиг- образом, работа блоков 31 и 32 аналоналом "Умножение", поступают на вхо- гична второму режиму. С помощью сигды блока 30 умножения по модулю . нала "Сложение" инвертируется значеОдновременно выходные сигналы регист- .ние индекса кода табличного умножеР 1-1 ния ух первого операнда ( уменьшаемоРоа зу через паране ць ип" ато го) к и инеертируется индекс кода2ь Ркь" 1 таблицного уиноиения т результатаРые ь .ь Р -1 группы еыкодое де операции модульного вычитания2 КЯаифратороа 1 и 2, через элементы ИЛИ ь(РК-к)-УзьРК-НРК-к)-Уз)3-8, через элементы И 22 первой группы поступают на нулевой или единичный Такие образом, введение в составвходы сумматора 26 по модулю два, устройства элементов И, ИЛИ, группВыходной сигнал блока 30 через опре- . элементов И и ИЛИ, ключей, блоков па 5,чделенный элемент ИЛИ третьей группы мяти таблиц операции, сумматора по21 поступает на соответствующую вход" модулю два и соответствующих связейную шину выходного регистра 37. Одно- позволяет уменьшить обьем оборудовавременно этот сигнал поступает на ния,.8 1 5 9 2 6 1 О 3 7 6 1 7 2 8 9 5 1 8 4 7 3 10 6 8 5 2 10 7 1 10 8 10 9 8 7 6 5 4 3 2 Таблица 2Ч Таблица 3 1 2 6 3 8 5 5 1 Т а абличного умножени Цифра Индекс ЦиФ 8 2 3 9 7 1 610 9 6 3 6 4 .2Код,табличного умноженияеее еИндекс Цифра Цифрае е 34 0 а а 10 О 2 0 3 8 9 а б а 1 0 О 6 4 4 2 2 ения по модулю, выходной ход которого является. инм выходом устройства, пер ключей первой группы обье вляются управляющим входомустройства, о т л. и ч ая тем, что, с целью уменьма оборудования, оно содер и второй блоки вычитания изобретен.Фор обье рвый шен жит Арифметическ .ме остаточных к шифраторы, вход 1 первым и вторым дами устройства вую, вторую и т первую и вторую е устройство в систеассов, содержащее декоторых являются информационными вхо 5 соответственно, перетью группы ключей, группы элементов ИЛИ,блок умнож регистр, вы ,формационны вые входы динены и я "Умножение ю щ е е с 14Продолжение табл. 6Ъ15 999050 16групп подключены ко входам соответственно блока умножения, первого и второго блоков вычитания по модулю, вторые входы -х ключей первой, второй и третьей групп ключей объединены и подключены к выходам соответствующих элементов ИЛИ соответственно первой и второй групп, -е выходы блока умножения первого и второго блоков вычитания по модулю подключены ко входам соответственно девятого и десятого элементов ИЛИ, а )-е выходы подключены ко входам одиннадцатого и со ответственно двенадцатого элементовИЛИ, первые входы элементов И третьей группы объединены и подключены квыходу седьмого элемента ИЛИ, вторыевходы первого и второго, третьего и го, второго и третьего элементов И третьей группы подключены соответственно ко входам пятнадцатого и шестнадцатого элементов ИЛИ, выходы которых подключены к Рк+1)/2+1)-му и к Р 1,+1)/2+2),-му входам выходного регистраИсточники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР й 419891, кл. О 06 Г 7/72, 1974.2. Авторское свидетельство СССР й 549805, клС 06 Г 7/72, 1977 (прототип). по модулю, третью группу ключей, третью группу элементов ИЛИ, сумматор помодулю два, шестнадцать элементов.ИЛИ, четыре группы элементов И, четыре элемента И, причем 1-е и )-е выходы дешифраторов (1=1, 2,(Р)/2;.)=(Р+1)/2, , Р 1 -1; 1 с - номер основания системы) подключены ко входам соответственно первого, второго,третьего и четвертого элементов ИЛИ, 1 О1-й и (Р 1,"1)-й выходы дешифраторовподключены ко входам 1-го элементаИЛИ соответственно первой и второйгрупп, первые входы элементов И первой группы объединены и являются упраеляющим входом "Сложение" устройства, вторые входы первого и третьего,второго и четвертого элементов И первой группы попарно объединены и подключены к выходам соответственно первого и второго элементов ИЛИ, выходыпервого и четвертого второго и третьего элементов И первой группы подключены ко входам соответственно третьего и четвертого элементов ИЛИ, выходы которых подключены соответственнок первому и второму входам сумматорапо модулю два, первые входь 1 первогои второго элементов И подключены соответственно к выходам третьего и Зрчетвертого элементов ИЛИ, а вторыевходы объединены между собой и с выходом шестого элемента ИЛИ и подключены к третьему входу сумматора помодулю два, четвертый вход которогоподключен к выходу пятого элементаИЛИ, выходы первого и второго элементов И подключены ко входам седьмогоэлемента ИЛИ, первые входы первого итретьего, второго и четвертого элементов И второй группы попарно объединены и подключены к единичному инулевому выходам соответственно сумматора по модулю два, первые входыключей второй и третьей групп соответственно объединены и подключены. к выходам третьего и четвертого элементов И, первые входы которых подключены соответственно к единичному и нулевому выходам сумматора по модулюдва, а вторые входы объединены и подключены к выходу восьмого элемента,ИЛИ, первый вход которого являетсявходом "Вычитание" устройства, выходы ключей первой, второй и третьей четвертого элементов И второй и третьей групп попарно объединены и подключены к выходам соответственно девятого и одиннадцатого, десятого и двенадцатого элементов ИЛИ; выходы элементов И второй и третьей групп подключены к соответствующим входам тринадцатого и четырнадцатого элементов ИЛИ,1-е и (Р 1 -г)-е выходы блока умножения первого и второго блоков вычитания помодулю подключены ко входам 1-х элементов ИЛИ третьей группы, выходы которых подключены к соответствующим1-м входам выходного регистра, первые входы первого и второго, третьего и четвертого элементов И четвертой группы попарно объединены и подключены к выходам соответственно тринадцатого и четырнадцатого элементов ИЛИ,оа вторые входы объединены между собойи со вторым входом восьмого элементаИЛИ и подключены ко входу "Сложение" устроиства, выходы первого и четверто

Смотреть

Заявка

3271232, 09.01.1981

ПРЕДПРИЯТИЕ ПЯ М-5156

СИДОРЕНКО НИКОЛАЙ ФЕДОРОВИЧ, ДУБОВЫХ АНАТОЛИЙ ДМИТРИЕВИЧ, КОРОЛЕВ АНАТОЛИЙ ВИКТОРОВИЧ, КРАСНОБАЕВ ВИКТОР АНАТОЛЬЕВИЧ

МПК / Метки

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

Опубликовано: 23.02.1983

Код ссылки

<a href="https://patents.su/9-999050-arifmeticheskoe-ustrojjstvo-v-sisteme-ostatochnykh-klassov.html" target="_blank" rel="follow" title="База патентов СССР">Арифметическое устройство в системе остаточных классов</a>

Похожие патенты