Микропрограммный процессор

О П И С А Н И Е ( )980098ИЗОБРЕТЕ Н ИЯК . АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советск ивСоциапистическикРеспубликао делам нзобретеннй н открытнй(54) МИКРОПРОГРАММНЪЙ ПРОЦЕССОР 1Изобретение относится к автоматикеи вычислительной технике и может найти применение в управляющих и вычислительных системах,Известен микропрограммный процессор, содержащий операционный блок, оперативную память, счетчик команд, постоянную память11,Недостатком такого микропроцессораявляется относительно низкая экономичность.Наиболее близко к предлагаемому устройство, содержащее операционный блок,оперативное запоминающее устройство,счетчик команд, блок микропрограммногоуправления, постоянное запоминающееустройство, триггер, группу элементовИ 2 .Недостатком устройства является низкая экономичность. 20Цель изобрететия - повышение экономичности процессора,Поставленная пель достигается тем,что в,микропрограммный процессор, со 2держащий операционный блок, оперативное запоминающее устройство, счетчик команд, блок микропрограммного управления, постоянное запоминающее устройство, триггер режима, блок элементов И, причем сигнальный выход блока многопрограммно го управления соединен с входом микро- операций операционного блока, выход адреса данных которого соединен с входом считывания оперативного запоминающего устройства, выход последнего соединен с информационным входом операционного блока, выход адреса команды которого соединен с входом счетчика команд, выход которого соединен с адресным входом операционного блока и первым входом блока элементов И, второй вход которого соединен с выходом сигнала обращения в операционную систему операционного блока, третий вход блока элементов И подключен к единичному выходу триггера режима, единичный вход которого соединен с выходом установки режима операционного блока, нулевой980098 4 10 15 20 25 Зо 35 40 45 50 55 вход триггера режима соединен с выходом сброса режима операционного блока,введены дешифратор идентификации, триггер прерываний, пять элементов И, дваэлеменаа ИЛИ, элемент ИЛИ-НЕ и постоянное запоминающее устройство командоперационной системы, причем выход блока элементов И соединен с входом считывания постоянного запоминающего устройства команд операционной системы,выход которого подключен к входу командоперационного блока, выход начальной установки которого соединен с входомначальной микрокоманды блока микропро-,граммного управления, вход прерыванийоперационного блока соединен с единичным выходом триггера прерываний, нулевой выход которого подключен к входупрерывания блока микропрограммногоуправления, нулевойвход триггера прерываний соединен с входом конца циклапроцессора, единичный вход триггерапрерываний соединен с выходом первогоэлемента ИЛИ, первый вход которогосоецинен с выходом первого элемента И,второй вход первого элемента ИЛИ соединен с выходом второго элемента И,третий вход первого элемента ИЛИ соединен с выходом третьего элемента И,четвертый вхоц первого элемента ИЛИподключен к выходу четвертого элемента И, первый вход которого соединен седпичным выходом триггера режима,второй вход четвертого элемента И соединен с первым выходом постоянногозапоминающеРо устройства, с первымвходом элемента ИЛИ-НЕ и первым входом второго .элемента ИЛИ, выход которого подключен к первому входу первогоэлемента И, второй вход которого соединен с первым выходом дешифратораидентификации, второй выход которогосоединен с первым входом второго эле-мента И, второй вход которого соединенс выходом элемента ИЛИ-НЕ и первымвходом третьего элемента И, второй входкоторого соединен с третьим выходомдешифратора идентификации, вход которого соединен с выходом микрооперацийблока микропрограммного управления,адресный выход которого подключен квходу считывания постоянного запоминающего устройства, второй выход которогосоединен с информационным входом блока микропрограммного управления, атретий выход постоянного запоминающегоустройства соединен с вторым входомвторого элемента ИЛИ, вторым входом элемента ИЛИ-НЕ и первым входом пятого элемента И, второй вход которогоподключен к нулевому выходу триггерарежима, а выход соединен с пятым входом первого элемента ИЛИ,Блок микропрограммного управления содержит формирователь адреса микрокоманд, регистр адреса, блок элементов И, дешифратор микроопераций и генератор тактовых импульсов, выход которого подключен к первому входу блока элементов И, тактовому входу регистра адреса, первому входудешифратора микроопераций и первомувходу формирователя адреса микрокоманд, второй вход которого соединен с входом начальной микрокоманды блока, вход прерывания которого соединен с вторым вхоцом блока элементовИ и с первым информационным входом регистра адреса, второй информационныйвход которого подключен к выходу формирователя адреса микрокоманд, третийвход которого подключен к информационному входу блока, сигнальный выход которого подключен к выходу дешифраторамикроопераций, второй вход которого соединен с выходом поля микроопераций регистра адреса, выход поля адреса очередной микрокоманды которого подключенк третьему входу блока элементов И ик адресному выходу блока, выход микроопераций которого соединен с выходомблока элементов И. Операционный блок содержит регистр, сумматор и узел местного управления, вход микроопераций которого соединен с входом микроопераций блока, информационный вход которого соединен с первым входом регистра, первый выход которого соединен с первым информационным входом узла местного управления, адресный вход которого соединен с адресным входом блока, вход команд которого соединен с входом команд узла местного управления, вход прерываний которого соединен с входом прерываний блока, второй информационный вход узла местного управления соединен с первым выходом сумматора, второй выход которого соединен с вторым входом регистра, второй и третий выходы которого соединены соответственно с выходом адреса данных и выходом сйгнала обращения в операционную систему блока, четвертый выход регистра соединен с первым входом сумматора, второй вход которого соединен с выходом информационного поля микрооперации узла местного управления обработкой слов по микрокомандам,поступающим. из блока 17 микропрограммного управления, кодам микроопераций. ной реализации требуемой обработки операндов и командОперативное запоминаюшее устройство 3 предназначено для оперативного хранения программ пользователей (команд 5 980ления, выход установки режима которогосоединен с выходом установки режимаблока, выход сброса режима которогосоединен с выходом сброса режима узламестного управления, выход адреса сле- Бдующей команды которого соединен свыходом кода адреса команды и логических условий операционной системы блока,выход начальной установки которого сое-динен с выходом начального адреса узла 16местного управления, выход микрооперации которого соединен с третьим входомрегистра,Кроме того, узел местного управлениясодержит смесь групп элементов И, групцу элементов "Сумма по модулю 2, двегруппы элементов ИЛИ и элемент НЕ,причем первый информационный вход узла соединен с первыми входами элементов ИЛИ первой группы, вторые, входы 20который соединены с выходами элементовсумма по модулю 2 группы, первыевходы которых соединены с выходамиэлементов И первой группы, первые входы элементов И групп с первой по третью 25и первые входы элементов ИЛИ второйгрутШЫ соединены с вторым информационным входом узла, вторые входы элементов И групп с первой по третью и вторыевходы элементов ИЛИ второй группы зОсоединены соответственно с входом микроопераций узла и с входом команд узла,первые входы элементов И четвертой ипятой групп соединены с входом микроопераций узла, вторые входы элементовИ четвертой и пятой групп и первые входы элементов И шестой и седьмой группсоединены через элемент НЕ с входомпрерываний узла, вторые входы элементов И шестой группы соединены с выходами одноименных элементов И третьейгруппы, вторые входы элементов И седьмой группы соединены с выходами эле.ментов ИЛИ второй группы, выход адре.са следующей микрокомацды узла соединен с выходами эдементов ИЛИ второйгруппы, выход микроопераци узла соединен с выходами элементов И четвертойгруппы, выходы элементов И второйгруппы являются соответственно выходомустановки режима и выходом сброса режима узла, выходы элементов И пятойгруппы соединены с выходом информационного поля микрооперации узла, выходы элементов И седьмой группы являются5выходом начального адреса узла,На фиг. 1 приведена структурная схема микропрограммного процессора; нафиг, 2 - структурная схема блока микро 098е программного управления, аа фиг. 3 блок-схема операционного блока; нафиг. 4 - блок-схема формирователя адреса", на фиг. 5 - блок-схема узла местного управления.Микропрограммный процессор содержитпостоянное запоминающее устройство 1команд операционной системы, операционный блок 2, оперативное запоминающееустройство 3, постоянное запоминающееустройство 4, элемент ИЛИ 5, элемейтИ 6, элемент ИЛИ 7, триггер 8 прерываний, блок 9 элементов И, триггер 10режима, элемент И 11, дешифратор 12,элемент ИЛИ-НЕ 13,. элемент И 14,счетчик 15, элемент И 16, блок 17микропрограммного управления, элементИ 18, вход 19 конца цикла процессора.Блок 17 микропрограммного управления содержит формирователь 20 адреса,регистр 21, поле 22 микрооперации,поле 23 адреса следующей микрокомандыдешифратор,24, блок 25 элементов И,генератор 26 импульсов.Операционный блок 2 содержит узел27 местного управлення, регистр 28 исумматор 29. Формирователь 20 адресасодержит группу элементов 30 Суммапо модулю дваф, группу элементон И 31и группу элементов ИЛИ 32. Узел 27местного управления содержит группыэлементов И 33, 34, группу элементовИЛИ 35, элемент НЕ 36, группу элементов 37 фСумма по модулю два,группу элементов ИЛИ 38, группы элементов И 39-43,Постоянное запоминающее устройство1 команд операционной системы предназзюначено для хранения команд операционной системы. При подаче на его входадреса команды с блока 9 на его выходе считывается соответствующая команда операционной системы, поступающая.на вход команд блока 2,Блок 2 предназначен для обработкиоперандов и команд. При этом узел 27 местного управления служит для управРегистр 28 предназначен для храненияслов в процессе выполнения микроопераций, а сумматор 29 - для непосредствен7 . МООпользователей) и данных. Постоянное запоминающее устройство 4 предназначенодля долговременного хранения микрокоманд, необходимых для выполнения программ операционной системы и программпользователей,Триггер 8 прерываний предназначендля формирования сигнала прерываниявыполнения считанной микрокоманды вблоке 2 и сигнала разрешения обработки 10считанной микрокоманды в блоке 17,Блок 9 предназначен для передачи адреса очередной команды операционной системы на входы постоянного запоминающего устройства 1 команд операционной 15системы из счетчика 15 комйщ при наличии разрешающих сигналов с первоговыхода триггера 10 режима и с третьеговыхода операционного блока 2, триггер10 режима предназначен для формирова ония сигналов о реализующемся режимеработы фСупервизорф или "Задачами.Счетчик 15 команд предназначен дляформирования очередной команды операционной системы в постоянном запоминаю шем устройстве 1 команд операционнойсистемы. Он увеличивает свое содержимое на единицу после выполнения каждойкоманды, Команды переходов могут полностью менять содержимое счетчика. ЭОБлок 17 микропрограммного управления предназначен для управления работойоперационного блока 2 и микропрограммного процессора в целом. При этомформирователь 20 адреса микрокомандобеспечивает формирование адреса очередоной микрокоманды на основе адреснойчасти текущей (считанной) микрокоманды, кода логических условий и начального адреса микрокоманды. Регистр 21 40обеспечивает хранение кода микрооперацийтекущей микрокоманды в поле 22 и адреса очередной микрокоманды в поле 23. формирование адреса очередной микро 45 команды произвоцится следующим образом,Начальный адрес (код операции) поступает на вход формирователя 20 и далее через элементы ИЛИ 32 и открываемые тактовым импульсом элементы И 31 -50 на выход формирователя 20. По начальному адресу из постоянного запоминающего устройства 4 считывается .микро- команда, адресная часть которой подается на первый вход формирователя 20. Адрес каждой следующей микрокоманды состоит из постоянной и модифицируемой частей, постоянная часть адреса через элементы ИЛИ 32 поступает на первуюподгруппу элементов И 31, а модифицируемая часть адреса подается на элементы 30 Сумма по модулю дваф, надругие входы которых подаются значениясоответствующих логических условий.С учетом значений логических условийосуществляется модификация адреса сложения по модулю два кода логическихусловий и кода модифицируемой частиадреса. В результате с выходов элементов 30 Сумма по модулю два" на вторую подгруппу элементов И 31 поступает модифицированная часть адреса. Потактовому импульсу код адреса, состоящий из постоянной и модифицированнойчастей, через группу элементов И 31поступает на выход. Формирование адреса следующей микрокоманды осуществляется аналогично.Рассмотрим работу предлагаемогомикропрограммного процессора при выполнении программы операционной систе,мы.Из операционного блока 2 на его выход установки режима подается сигнал,соответствующий режиму работы микропрограммного процессора Супервизор ,При этом триггер 10 режима устанавливается в единичное состояние,Узел 27 местного управления управ,ляет работой операционного блока 2 следующим образом,В режиме фСупервизор" на вход регистра 28 и первый информационный вход узла 27 поступает адрес первой команды операционной системы, который через элементы ИЛИ 38 заносится в счетчик 15, Из постоянного запоминающе-, го устройства 1 на вход команд узла 27 поступает код первой команды операционной системы, который через элементы ИЛИ 35 и И 42 поступает в блок микропрограммного управления, задавая на-. чальный адрес соответствующей микропрограммы. После считывания первой микрокоманды на вход микроопераций поступают сигналы микроопераций, которые через элементы И 39, 40 передаются в регистр 28 и сумматор 29. Затем на вход микроопераций поступает следующая микрокоманда, и на выходах микро- операций и информационного поля микро- операций выдаются сигналы микроопераций, В микрокомандах ветвления открываются соответствующие элементы И 34, и сигналы логических условий поступают на выход начального адреса.9 9800После выполнения последней микрокоманды очередной команды операционной системы, если необходимо перейти в рабочий режим, триггер 10 устанавливает ся в нулевое состояние. Из регистра 28 5 на вход узла 27 поступает код первой команды программы пользователя. В регистр 28 этот код подается из оперативного запоминающего устройства 3, Затем этот код через элементы ИЛИ 35, И 41 10 проходит на выход начального адреса блока 2, задавая в блоке 17 микропрограммного управления начальный адрес микропрограммы. Дальнейшее выполнение микропрограммы осуществляется аналогично выполнению микропрограмм команд операционной системы.Если в процессе реализации микропрограмм обнаруживается ошибка, то на вход перерывания блока 2 поступает единичный 20 сигнал. В результате нулевым сигналом .с выхода элемента НЕ 36 узла 27 блокируется выдача информации через элементы И 39 - 42, т,е, блокируется выдача микроопераций. После исправления 25 ошибки на вход прерывания блока 2 подается нулевой сигнал и открываются элементы И 3942.Применение изобретения позволяет повысить экономичность предлагаемого про-ЗО цессора. ф о р м у л а изобретения:351, Микропрограммный процессор, содэр-жаший операционный блок, оперативное запоминающее устройство, счетчик команд, блок микропрограммного управления, постоянное запоминающее устройство, триг гер режима, блок элементов И, причем сигнальный выход блока микропрограммного управления соединен с входом микрооперацнй операционного блока, выход адреса данных которого соединен с входами считывания оперативного запоминающего устройства, выход последнего соединен с информационным входом операционного блока, выход адреса команды которого соединен с входом счетчика команд, выход последнего соединен с адресным входом операционного блока и первым входом блока элементов И, второй вход которого соединен с выходом сигнала обращения в операционную55 систему операционного блока, третий вход блока элементов И подключен к единичному выходу триггера. режима, единичный вход которого соединен с вы 98 10ходом установки режима операционногоблока, нулевой вход триггера режимасоединен с выходом сброса режима операционного блока, о т л и ч а ю ш и й - с я тем, что, с целью повышения егоэкономичности, в него введены дешифратор идентификации, триггер прерываний,пять элементов И, два элемейта ИЛИ,элемент ИЛИ-НЕ и постоянное запоминающее устройство команд операционнойсистемы, причем выход блока элементов ,И соединен с входом считывания постоянного запоминающего устройства командоперационной системы, выход которогоподключен к входу команд операционногоблока, выход начальной установки которого соединен с входом начальной микрокоманды блока микропрограммного управления, вход прерываний операционногоблока соединен с единичным выходомтриггера прерываний, нулевой выход которого подключен к входу прерыванияблока микропрограммного управления,нулевой вход триггера прерываний соединен с входом конца цикла процессора,единичный вход триггера прерываний соединен с выходом первого элементаИЛИ, первый вход которого соединен с выходом первого элемента И, второйвход первого элемента ИЛИ соединен с выходом второго элемента И, третийвход первого элемента ИЛИ соединен с выходом третьего элемента И, четвертый вход первого элемента ИЛИ подключен к выходу четвертого элемента И, первый вход четвертого элемента И соединен сединичным выходом триггера режима, второй вход четвертого элемента И сое-, динен с первым выходом постоянного запоминающего устройства, с первым входом элемента ИЛИ-НЕ и первым входом второго элемента ИЛИ, выход которого подключен к первому входу первого элемента И, второй вход которого соединен с первым выходом дешифратора идентификации, второй выход последнего соединен с первым входом второго элемента И, второй вход которого соединен с первым входом второго элемента И, второй вход последнего соединен с выходом элемента ИЛИ-НЕ и первым входом третьего элемента И, второй вход которого соединен с третьим выходом. дешифратора идентификации, вход последнего соединен с выходом микроопераций блока микропрограммного уравления, адресный выход которого подключен к входу считывания постоянного запоминающего устройства, второй выход которого12 11 98009 соединен с информационным входом блока микропрограммного управления, третий выход постоянного запоминающего устройства соединен с вторым входом второго элемента ИЛИ, вторым входом элемента ИЛИ-НЕ и первым входом пятого элемента И, второй вход которого подключен к нулевому выходу триггера режима, а выход соединен с пятым входом первого элемента ИЛИ.,02. Процессор по п. 1, о т л и ч а ющ и й с я тем, что блок микропрограммного управления содержит формирователь адреса микрокоманд, регистр адреса, блок элементов И, дешифратор микроопе раций и генератор тактовых импульсов, выход которого подключен к первому входу блока элементов И,. тактовому входу регистра адреса, первому входу дешифратора микроопераций и первому вхо ду формирователя адреса микрокоманд, второй вход которого соединен с входом начальной микрокоманды блока, вход прерывания которого соединен с вторым входом блока элементов И и с первым 25 информационным входом регистра адреса, второй информационный вход которого подключен к выходу формирователя адреса микрокоманд, третий вход которого подключен к информационному входу блока, 50 сигнальный выход которого подключен к выходу дешифратора микроопераций, второй вход которого соединен с выходом поля микроопераций регистра адреса, выход поля адреса"очередной микрокоманды которого подключен к третьему входу блока элементов И и к адресному выходу блока, выход микроопераций которого соединен с выходом блока элементов И. 3. Процессор по п. 1, о т л и ч а ю 40 щ и й с я тем, что операционный блок содержит регистр, сумматор и узел местного управления, вход микроопераций которого соединен с входом микроопераций блока, информационный вход которого45 соединен с первым входом регистра, первый вькод которого соединен с первым информационным входом узла .местного управления, адресный вход которого соединен с адресным входом блока, вход команд которого соединен с входом команд узла местного управления, вход прерываний которого соединен с входом прерываний блока, второй информационный вход узла местного управления соединен с первым выходом сумматора, второй вькод которого соединен с вторым входом регистра, второй и третий выхо-. ды которого соединены соответственнос выходом адреса данных и вьходом сигнала обращения в операционную системублока, четвертый выход регистра соединен с первым входом сумматора, второйвход которого соединен с выходом информационного поля микрооперации узламестного управления, выход установкирежима которого соединен с выходомустановки режима блока, выход сбросарежима которого соединен с выходомсброса режима узла местного управления, вькод адреса следующей командыкоторого соединен с выходом кода адресакоманды и логических условий операционной системы блока, выход начальной установки которого соединен с выходом.начального адреса узла местного управления, вьпсод микрооперации которогосоединен с третьим входом регистра. 4, Процессор по пп. 1-3, о т л и - ч а ю щ и й с я тем, что узел местного управления содержит семь групп элементов И, группу элементов Сумма по модулю 2", две группы элементов ИЛИ и элемент НЕ, причем первый информационный вход узла соединен с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов сумма по модулю 2" группы, первье входы которых соединены с выходами элементов И первой группы, первые входы элементов И групп с первой по третью и первые входы элементов ИЛИ второй группы соединены с вторым информационным входом узла, вторые входы элементов И групп с перво по третью и вторые входы элементов ИЛИ второй группы соединены соответственно с входом микроопераций узла и с входом команд узла, первые входы элементов И четвертой и пятой групп соединены с входом микроопераций узла, вторые входы элементов И четвертой и пятой групп и первые входы элементов И шестой и седьмой групп соединены через элемент НЕ с входом прерываний узла, вторые входы элементов И шестой группы соединены с выходами одноименных элементов И третьей группы, вторые входы элементов И седьмой группы соединены с выходами элементов ИЛИ второй группы, выход адреса следующей микрокоманды узла соединен с выходами элементов ИЛИ второй группы, выход микроопераций узла соединен с выходами элементов И четвертой группы, выходы элементов И второй группы являются соответствен13но выходами установки режима и выходом сброса режима узла, выходы элементов И пятой группы соединены с выходом информационного поля микрооперации узла, выходы элементов И седьмой группы являются выходом начального адреса узла, ООМ 14Источники информациивпринятые во внимание при экспрртизе1. Патент Великобритании1447736, кл. 8,4 А, 1976.2. Авторское свидетельство СССР664173, кл. 506 Е 18/00, 1979/5 л. Проектная илиал ППП патент", г. каз 9361/39 Тираж 7 ВНИИПИ Государстве по делам изобре 113035, Москва, Жомитетаи откаушска одписнСССР ийнаб., д