Цифровой преобразователь координат

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет Государственный комитет СССР по дедам изобретениИ и открытий(088. 8) Дата опубликования описания 070782(73) Заявитель Рязанский радиотехнический институт(54) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ КООРДИНАТИзобретение относится к автомати ке и вычислительной технике и может быть использовано в качестве автономного устройства для преобразования координат либо в составе вычислителя при решении различного рода специальных задач. Известен преобразователь координат, предназначенный для преобразования первого и второго двоичных чисел, соответствующих прямоугольным координатам, в полярные координаты. Преобразователь вырабатывает третье двоичное число, соответствующее углу .в полярных координатах, к содержит первый регистр для хранения первого числа, второй регистр для хранения второго, третий регистр для накопления разрядов, образующих третье число, схему установки положения второго разряда третьего регистра в заданное состояние память, запрограммированную на формирование значений синуса и косинуса, представленного двоичным числом - содержимым третьего регистра; умножитель, свя" занный с памятью, первым и вторьщ регистрами, и обеспечивающий перемножение содержимого второго регистра на косинус указанного угла с целью формирования первого произведенияи содержимого первого регистра насинус укаэанного угла с целью форми"рования второго произведения, схему,определяющую, что одно произведениебольше другогб, и схему для изменения указанного логического состояниявторого разряда третьего регистра,если одно из произведений больше (1)К недостаткам известного преобразователя следует отнести его сложность, обусловленную программнымспособом формирования значений синуса и косинуса, выполнениемоперации )5 умножения с параллельными двоичнымикодами, наличие итерационного процесса, на 1-ом шаге которого определяются значения 1-го разряда угла,требующее повторения операций каж дого цикла, что приводит к значительным затратам времени при преобразовании прямоугольных координатв полярные. Наиболее близким по технической сущности к предлагаемому является преобразователь, содержащий первый и второй суммирующие счетчики, ге" нератор импульсов, подключенный через ключ к первому счетчику аргумента (фазы), первый и второй блоки.умножения, цифровой генератор, первым выходом соединенный с блоком управления, выходом подключенного ко второму входу ключа 21Недостатками укаэанного преобразователя являются его сложность и 5 низкое быстродейстние, обусловленные принятым способом формиронания синусо-косинусных зависимостей на основе шифратора-дешифратора, в котором каждое значение аргумента кодируется 10 в соответствующее значение функции, что приводит к значительным затратам оборудования, а также многотактным способом определения значения аргумента вектора за счет итерациснного процесса его уточнения. Следует отметить, что совмещение итерационного процесса с числоимпульсной обработкой переменных приводит к довольно длительному времени преобразования прямоугольных координат в полярные.Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что н цифровой преобразователь координат, содержащий генератор импульсов, ключ, первый счетчик аргумента, два блока умножения, два суммирующих счетчика, компаратор и блок упранления, причем выход генератора импульсов соединен с нходом ключа, первый выход которого соединен с входоМ первого счетчика аргумента, первый выход компаратора соединен с первым входом блока управления, первый выход которого соединен с управляющим 35 входом ключа, введены второй счетчик аргумента, схема сравнения,. комму - татор, блок памяти и кнадрантный переключатель, причем первый выход ключа соединен с первым входом пер ного блока умножения второй вход которого соединен с первьи входом второго блока умножения и через блок памяти - с выходом коммутатора, управляющий вход которого соединен 45 с вторым выходом блока уравления,третий выход которого соединен с управляющим входом компаратора, первый и второй информационные входы которого соединены соответственно с выходами первого и второго блоков умножения, второй вход второго блока умножения :оединан с вторым выходом ключа и входом второго счетчика аргумента, выходы разрядов первого и второго счетчиков аргумента соединены сбответстне:сно с первьм и вторым вХодом схемы сравнения, выход которой подключен к второму входу блока управления, выходы старших разрядов счетчиков аргумента соеди нены соответственно с первьм и вторым входами коммутатора, .второй выход компаратора подключен к информационному входу квадрантного переклю чателя, два входа знака и два входа 65 угла которого являются входами преобразователя, третий, четвертый и пятый информационные входы компаратора являются входами задания начальных координат преобразователя, первый, второй и третий, а также четвертый управляющие входы кнадрантного переключателя являются соответственно входами начального угла и знака начальных координат преобразователя.При этом кнадрантный переключатель содержит восемь элементов И и четыре элемента ИЛИ, первые нходы первого и второго элементов И соединены с первым и вторым информационными входами кнадрантного переключателя, первый вход знака которого соединен с первыми входами третьего, четвертого, пятого и шестого элементов И и вторыми входами первого и второго элементов И, вторые входы третьего и четвертого элементов И соединены со вторым входом знака квадрантного переключателя, первый информационный вход которого соединен с вторыми входами пятого и шестого элементов И, выходы которых соединены с первыми входами первого и второго элементов ИЛИ,вторые входы которых соединены с выходами первого и второго элементов И соответственно, выходы первого и второго элементов ИЛИ являются выходами кнадрантного переключателя, выходы третьего и четнертого элементов И соединены с входами третьего элемента ИЛИ, выход которого и второй вход угла квадрант- ного переключателя соединены с выходами знака кнадрантного переключателя, первый и второй входы знака которого соединены соответственно с первыми и вторыми входами седьмого и восьмого элементов И, выходы которых соединены с входами четвертого элемента ИЛИ, выход которого и первый вход знака кнадрантного переключателя соединены с выходами угла квадрантного переключателя .Кроме того, блок управления содержит три триггера, элемент НЕ и элемент И, причем первые входы первого и второго триггеров соединены с входами задания режима блока управления, вторые входы триггеров соединены соотнетстненно с первым и вторым входами блока управления, выходы первого и второго триггеров соединены с первым и третьим выходами блока управления, выход первого триггера соединен с первьм входом третьего триггера, второй вход которого соединен с выходом элемента НБ и первым входом элемента И, второй и третий входы которого соединены соответственно с инверсным выходом третьего триггера и входом тактовой частоты третьего триггера,45У =Урв 1 п +1(2) и построение вектора (р,Ч) по составляющим Хр, У в соответствии с выражениямиЧ.,Ч . ЧУ0 - У соя -д - Х я 1 пгде ррЧ, - исходные значения модуляи аргумента вектора, заданные двоичными кодами;Хо,уо - составляющие вектора,представленные также ввиде двоичных кодов; Х,У,Я, Ч - искомые величины, 60Че0+2" . 50(3) В каждом из выражений (1), (2),(3) и (4) воспроизведение синуснойи косинусной зависимостей осуществлясоединенного с тактовым входом блока управления, вход элемента НЕ ивыход, элемента И соединены соответ.ственно с вторым входом и четвертымвыходом блока управления, вторымвыходом которого являются выходы 5первого и третьего триггеров.На фиг,1 представлена блок-схемапреобразователя координат; нафиг.2 - схема ключа; иа фиг.3схема квадрантного переключателя;на фиг.4 - схемы блока управления икоммутатора; на фиг,5 - схема компаратора.Цифровой преобразователь координат содержит генератор 1 импульсов,ключ 2, счетчик 3 аргумента, схему4 сравнения, счетчик 5 аргумента,коммутатор б, блок 7 управления,блок 8 памяти, блоки 9 и 10 умножения, компаратор 11, квадрантныйпереключатель 12 и суммирукщие счетчики 13 и 14. Ключ 2 содержит элементы И 15-18 и элемент .ИЛИ 19.Счетчики 3 и 5 аргумента содержат подва последовательно соединенныхсчетчика 20, 21 и 22, 23 соответственно. Блок 7 управления содержиттриггер 24, элемент НЕ 25, триггеры26 и 27 и элемент И 28. Коммутатор бсодержит элементы И 29-32 и элемент ИЛИ 33. Компаратор 11 содержит ЗОэлемент ИЛИ 34, элементы И 35 и 36,регистр 37, сумматор 38, элементИЛИ 39, элементы И 40-45. Квадрантный переключатель 12 содержит элементы И 46-49, элементы ИЛИ 50-51, 35элементы И 52-55, элементы ИЛИ 56и 57,Изобретение позволяет решить двезадачи преобразования координат;определение составляющих Х,У векто Ора, заданного модулем Яр и аргументом Ч по выражениямЧЬ УХ =Яр соз +.,(1)ется путем последовательного развертывания ломаных кривых2 (Ч)=1-ь .,если ЧЧо (5)(6) Ч 7 Чо где 2 а 1 уЧ - число-импульсный аргумент.При развертывании функций формируются число-импульсные коды Е (Чр) и Е,1( Чр), значения которых могут быть определены по аппроксимирующим зависимостям какк Чо-Ч, Х 1 Чо)=-) 42,+ь 7 к е 1 Ц)4 фО С."-Ч,-чг2 чо)=2.) а 2.+ь, (Во ) 1 г е где 3.=0,1,2 - номера узлов аппроксимацииу2 =Ч -Ч - шаг равномерного4+1 1двоичного разбиенияаргумента;Ь Е - двоичные коды приращений Функции, между узламиЫ = Еп -Ч22 -Чг =Еп 1 2 (Еп ц2 елая часть),Развертывание аппроксимирующих кривых (5) и (6) происходит следующим образом.При поступлении на счетчик 3 аргумента частоты Р в нем линейно разворачивается код аргумента Ч и сравнивается с дополнительным кодом (Мр )д кода Чо, занесенного предварительно во второй счетчик 5 аргумента.Использование для сравнения дополнительного кода (Чр ) обусловлено особенностью реализации (4) и приводит к тому, что сначала формируется Е,1(Мо), а затем Е 1(Чр)Старшие разряды Ч,. развертываемого кода через коммутатор б управляют выбором из блока 8 памяти кодов приращений дЕ;, которые умножаются в блоке 9 умножения на Р,. В качестве блока умножения используется двоичный умножитель, на выходе ко- торого формируется частота Р 7Ы Р7( = - пропорциональная наклону функции на 1-ом участке. В момент2равенства Ч= (Чр)дк которое Фиксируется схемой 4 сравнения, развертывание Е,1(Ч) заканчивается. Легко показать, что число импульсов навыхода триггер 27 в режиме А подключает через коммутатор б кодов к блоку 8 памяти прямой код старших разрядов счетчика 3 аргумента, а,такжеуправляет распределением число-импульсных кодов Я.1,Н 1 в два каналачерез схемы И 42 и 43, в цифровомкомпараторе 11 Иа вход накапливающе"го сумматора 38 и регистра 37 цифро=вого компаратора через группы схемИ 44.Время, необходимое для вычисленияЧ, определяется разрядностью исходных кодов Лх и. И, количествомшагов Ф , тактовой частотой Ро иможет быть найдено по выражению-фФтТаким образом, при одинаковойтактовой частоте и разрядности исходных величин время при вычисленииЧс помощью прототипа 0 в раз больше, чем с помощью предлагаемого уст-ройства,Упрощение предлагаемого устройствапо сравнению с прототипом достигается за счет уменьшения объема постоянной памяти, где хранятся толькокоды приращений ЬЕ 1. Дешифратор-шифратор прототипа предполагает выдачукодов функции з 1 п Ч, соответствующихкаждому значению Ч , в диапазонеот 0 до 2 . Затраты оборудования вэтом случае значительно больше, чемв предлагаемом устройстве. Так, дляи = 13,16 узлов аппроксимации итребуемой точности преобразованияд" = 0,1 в блоке 8 памяти.предла"гаемого устройства необходимо хранить 1 б значений приращений д 21,а в прототипе - около 2 ф,Таким образом, изобретение поз-воляет улучшить технико-экономические показатели преобразователя координат за счет сокращения оборудования примерно на 15-20 и увеличениябыстродействия в несколько раэ.Формула изобретения1. Цифровой преобразователь координат, содержащий генератор импульсов, ключ, первый счетчик аргумента, два блока умножения, два суммирующих счетчика, компаратор и блок управлес ния, причем выход генератора импульсов соединен с входом ключа, первый выход которого соединен с входом первого счетчика аргумента, первый выход компаратора соединен с первым входом блока управления, первый выход которого соединен с управляющим входом ключа, о т л и ч а ю щ и йс я тем, что, с целью увеличения быстродействия, в него введены вто-рой счетчик аргумента, схема сравнения, коммутатор, блок памяти иквадрантный переключатель, причемпервый выход ключа соединен с первым 5 входом первого блока умножения,второй вход которого соединен с первымвходом второго блока умножения ичерез блок памяти - с выходом коммутатора, управляющий вход которого 10 соединен с вторым выходом блока управления, третий выход которого соединен с управлякцим входом компаратора, первый и второй информационные входы которого соединены соот ветственно с выходами первого и второго блоков умножения, второй входвторого блока умножения соединен свторым выходом ключа и входом второго счетчика аргумента, выходы разрядов первого и второго счетчиков аргумента соединены соответственно спервым и вторым входом схемы сравнения, выход которой подключен квторому входу блока управления, выходы старших разрядов счетчиков аргумента соединены соответственно спервым и вторым входами коммутатора,второй выход компаратора подключенк информационному входу квадрантногопереключателя, два входа знака идва входа угла которого являютсявходами преобразователя, третий,четвертый и пятый информационныевходы компаратора являются входамизадания начальных координат преобразователя, первый, второй и третий,а также четвертый управляющие входыквадрантного переключателя являютсясоответственно входами начальногоугла и знака начальных координат 40 преобразователя.2. Преобразователь по п. 1, о тличающийся тем, что квадрантный переключатель содержит восемь элементов И и четыре элемента 45 ИЛИ, первые входы первого и второгоэлементов И соединены с первым и вторым информационными входами квадрантного переключателя, первый входзнака которого соединен с первымивходами третьего, четвертого, пятогои шестого элементов И и вторыми входами первого и второго элементов И,вторые входы третьего и четвертогоэлементов И соединены со вторымвходом знака квадрантного переключателя, первый информационный входкоторого соединен с вторыми входамипятого и шестого элементов И, выходыкоторых соединены с первыми входамипервого и второго элементов ИЛИ,вто рые входы которых соединены с. выходами первого и второго элементов Исоответственно, выходы первого ивторого элементов ИЛИ являются вы,ходами квадрантного переключателя,942004 14 13 УоР Ф тов И соединены с входами третьегоэлемента ИЛИ, выход которого и второй вход угла квадрантного переключателя соединены с выходами знакаквадрантного переключателя, первыйи второй входы знака которого соединены соответственно с первыми и вто 1рыми входами седьмого и восьмогоэлементов И, выходы которых соединены с входами четвертого элементаИЛИ, выход которого и первый вход.знака квадрантного переключателясоединены с выходами угла квадрантного переключателя. 3, Преобразователь по п. 1, о тл и ч а ю щи й с я тем, что блок управления содержит три триггера, элемент НЕ и элемент И, причем первые входы первого и второго триггеров соединены с входами задания режима блока управления, вторые входы триггеров соединены соответственно с первым и вторым входами блока управления, выходы первого и второго триггеров соединены с первым итретьим выходами блока управления,выход первого триггера соединен спервым входом третьего триггера,второй вход которого соединен с выходом элемента НЕ и первьм входомэлемента И, второй и третий входыкоторого соединены соответственнос инверсным выходом третьего триггера и входом тактовой частоты1 О третьего триггера, соединенного стактовым входом блока управления,вход элемента НЕ и выход элемента Исоединены соответственно с вторымвходом и четвертым выходом блока15 управления, вторым выходом которогоявляются выходы первого и третьеготриггеров.Источники информациипринятые во внимание при экспертизе1. Патент США Р 3952187,кл. 235-152, опублик. 1976.2. Авторское свидетельство СССРР 453 б 90, кл. 6 Об Р 7/38, 1974прототип).Корре 8 к г. Мкгород, ул. Проектная Патен Фили 41/39 , Тирак 731 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Рауш